例说FPGA连载30:PLL例化配置与LED之功能概述
时间:09-09
来源:互联网
点击:
例说FPGA连载30:PLL例化配置与LED之功能概述
特权同学,版权所有
配套例程和更多资料下载链接:
http://pan.baidu.com/s/1c0nf6Qc
本实例使用Quartus II中用于例化IP核的Megafunction配置一个PLL模块,PLL模块产生的25MHz时钟进行24位循环计数,24位计数器的最高位赋值给连接到LED指示灯的引脚上,由此实现了LED以固定频率闪烁的效果。
该实例的功能框图如图3.1所示。FPGA外部引脚的复位信号进入FPGA后,首先做了一次“异步复位,同步释放”的处理,然后这个复位信号输入到PLL模块,在PLL模块输出时钟有效后,它的锁定信号locked就会拉高,我们以此信号作为系统的复位信号,因此也做了“异步复位,同步释放”的处理。PLL的输入时钟为FPGA外部晶振产生的时钟信号,它经过PLL处理后产生一个25MHz的时钟信号,24位计数器在这个PLL时钟的“节拍”下不停的计数。
图3.1 工程实例1功能框图
- 基于FPGA的片上系统的无线保密通信终端(02-16)
- 基于Virtex-5 FPGA设计Gbps无线通信基站(05-12)
- 基于FPGA的DVI/HDMI接口实现(05-13)
- 基于ARM的嵌入式系统中从串配置FPGA的实现(06-09)
- 采用EEPROM对大容量FPGA芯片数据实现串行加载(03-18)
- 赛灵思:可编程逻辑不仅已是大势所趋,而且势不可挡(07-24)