FPGA研发之道(13)-设计不是凑波形(三)RAM

　　在FPGA内部资源中，RAM是较为常用的一种资源。
　　通常实例化RAM中，一种使用为BLOCK RAM 也就是块RAM 。另外资源可以通过寄存器搭，也就是分布式RAM。前者一般用于提供较大的存储空间，后者则提供小的存储空间。
　　在实际应用过程中，一般使用的包括，单端口、双端口RAM，ROM等形式等不同的形式。 实际应用中FIFO也是利用RAM和逻辑一起实现的。
　　对于一块RAM中，其能够例化的深度是有限的。例如cyclone4的RAM9k中可以例化的资源如下所示：
　　


　　因此：例化化深度


　　那是不是可以例化成双端口RAM，通过高位地址区分，变为两个单端口RAM(width：32，depth：128)来使用，这样就可以节省资源了?
　　而对于双端口RAM来说，每个M9K能够配置是的最小深度就变成是512，而最大宽度为18，如下图所示，因此作为真双端口RAM使用，深度小于512的话，仍然会占用1块RAM。且宽度》18就会多占用额外的一块RAM，因此上述的节省资源的方式是不正确的。
　　


　　通过查看datasheet的中RAM能够配置的方式，从而能够正确的使用RAM资源，从而达到高的利用效率。可以看出，RAM9K其应用方式受限，主要是因为RAM的端口的连接信号受限，例如：该RAM9K的读端口最大支持36根信号线，因此对于单端口其支持的宽度为36，双端口为18(两个端口，总共36根数据线)，作为FPGA来说，其布线资源是有限的，不可能无限制的增加其端口数。
　　RAM例化时，有时需要初始化RAM，ALTERA和XLINX的初始化方法如下所示：
　　(1)ALTERA RAM中，例化时为MIF文件，其格式为：
　　DEPTH = 32; -- The size of memory in words
　　WIDTH = 8; -- The size of data in bits
　　ADDRESS_RADIX = HEX; -- The radix for address values
　　DATA_RADIX = HEX; -- The radix for data values
　　CONTENT -- start of (address : data pairs)
　　BEGIN
　　00 : 0; -- memory address : data
　　01 : 1;
　　END;
　　(2)在XILINX的RAM中，RAM出示化文件为COE文件，其格式为：
　　MEMORY_INITIALIZATION_RADIX=2; 设定进制
　　MEMORY_INITIALIZATION_VECTOR= 初始化向量
　　值得注意的是：XILINX的RAM初始化后会自动生成MIF文件，而此mif文件与ALTERA mif文件格式不同。不能用于初始化ALTERA的 RAM。
　　鉴于例化不同IP的复杂性，现在编译工具也支持利用VERILOG语言来描述RAM，而编译工具自动识别为RAM，自动产生相应的IP核，下面以XILINX的EDA工具为例简要介绍。
　　module ram(
　　clk, wr,addr,din,dout
　　);
　　input clk;
　　input [7:0] addr;
　　input wr;
　　input [31:0] din;
　　output [31:0] dout;
　　reg [31:0] mem [0:255];
　　reg [31:0] dout;
　　always@(posedge clk)
　　if(wr)
　　mem[addr] FPGA内部一种基本资源，掌握RAM的特性和基本用法，则是FPGA工程师的基本技能，能够充分利用FPGA内部的资源，毕竟对于FPGA来说“资源就是金钱”，节省资源就是省钱。