高速 ADC 的电源设计

图 5 10 到 130MHz 输入频率扫描

5 个实验的 FFT 曲线图对比（请参见图 6）显示噪声底限或杂散振幅没有出现较大的增加。使用 LDO 清除开关噪声使得输出频谱看起来几乎与干净 5-V 实验室电源完全一样。去除 LDO 以后，我们观测到从开关稳压器产生了两个杂散，其具有一个来自 10-MHz 输入音调的约 500 kHz 频率偏置。RC 缓冲器电路降低这些杂散振幅约 3dB，从约 –108 dBc 降到了约 –111 dBc。这一值低于 ADS5483 的平均杂散振幅，其表明 ADS5483 可以在不牺牲 SNR 或 SFDR 性能的情况下直接由一个开关稳压器来驱动。



图 6 500-kHz 偏置杂散 65k-点 FFT 图


RC 缓冲器

降压稳压器输出能够以相当高的开关速度对非常大的电压实施开关操作。本文中，将 TPS5420 的输入电压轨设定为 10V，我们可以在输出端观测到许多过冲和振铃，如图 7a 所示。为了吸收一些电源电路电抗能量，我们将 RC 缓冲电路添加到了 TPS5420 的输出（请参见图 7b）。该电路提供了一个高频接地通路，其对过冲起到了一些阻滞作用。图 7a 表明 RC 缓冲器降低过冲约 50%，并且几乎完全消除了振铃。我选用了 R = 2.2Ω 和 C = 470 pF 的元件值。稳压器的开关频率范围可以为 500kHz 到约 6MHz，具体取决于制造厂商，因此可能需要我们对 R 和 C 值进行调节。这种解决方案的代价是带来一些额外的分流电阻 AC 功耗（尽管电阻非常的小），其降低稳压器总功效不足 1%。



图 7 TPS5420 开关稳压器

我们将 10MHz 输入信号标准化 FFT 图绘制出来，以对比“实验1”到“实验4”（请参见图 8）。TPS5420 的杂散在约 500kHz 偏置时清晰可见。缓冲器降低杂散振幅约 3dB，而低噪声 LDO 则完全消除了杂散。需要注意的是，RC 缓冲器（无 LDO）的杂散振幅约为 -112dBc，远低于 ADS5483 平均杂散振幅，因此 SFDR 性能并未[url=]降低[/url]。



图 8“实验 1”到“实验 4”的标准 FFT 图


在“实验 5”中，我们将一个 8-[url=]Ω[/url] 功率电阻添加到5-VVDDA 电压轨，旨在模拟电源的重负载。标准化 FFT 图（请参见图 9）并未显示出很多不同。去除 RC 缓冲器以后，杂散增加约 4.5dB；其仍然远低于平均杂散振幅。



图 9 添加 8-Ω 负载的标准化 FFT 图

CMOS 技术—ADS6148

当关注如何在保持较佳 SNR 和 SFDR 性能的同时尽可能地降低功耗时，我们一般利用 CMOS 技术来开发高速数据转换器。但是，CMOS 转换器的PSRR一般并不如 BiCOM ADC 的好。ADS6148 产品说明书列出了 25 dB 的 PSRR，而在模拟输入电源轨上 ADS5483 的 PSRR 则为 60dB。


ADS6148EVM 使用一种板上电源，其由一个开关稳压器 (TPS5420) 和一个低噪声、5-V 输出 LDO (TPS79501) 组成，后面是一些 3.3-V 和 1.8-V 电源轨的低噪声 LDO（请参见图 10）。与使用 ADS5483EVM 的 5 个实验类似，我们使用 ADS6148EVM 进行了下面另外 5 个实验，其注意力只集中在 3.3-VVDDA电压轨的噪声上面。1.8-VDVDD电压轨外置 TPS5420 实验表明对 SNR 和 SFDR 性能没有什么大的影响。