微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 电源设计 > 高速 ADC 的电源设计

高速 ADC 的电源设计

时间:12-28 来源:互联网 点击:
作者:Thomas Neu,德州仪器 (TI) 系统与应用工程师

系统设计人员正面临越来越多的挑战,他们需要在不降低系统组件(例如:高速数据转换器)性能的情况下让其设计最大程度地节能。设计人员们可能会转而采用许多电池供电的应用(例如:某种手持终端、软件无线设备或便携式超声波扫描仪),也可能会缩小产品的外形尺寸,从而需要寻求减少发热的诸多方法。

极大降低系统功耗的一种方法是对高速数据转换器的电源进行优化。数据转换器设计和工艺技术的一些最新进展,让许多新型 ADC 可以直接由开关电源来驱动,从而达到最大化功效的目的。

系统设计人员们习惯在开关稳压器和 ADC 之间使用一些低噪、低压降稳压器 (LDO),以清除输出噪声和开关频率谐波(请参见图 1)。但是,这种干净的电源设计的代价是[url=]高[/url]功耗,因为 LDO 要求压降余量来维持正常的运行。最低压降一般为 200 到 500mV,但在一些系统中其可以高达 1 到 2V(例如,ADC 的3.3-V 电压轨产生自一个使用 LDO 的 5V 开关电源时)。



图1从传统电源转到最大功效电源

就一个要求 3.3-V 电压轨的数据转换器而言,300mV 的 LDO 压降增加约 10% 的 ADC 功耗。这种效应在数据转换器中得到放大,因为它具有更小的工艺节点和更低的电源电压。例如,1.8V 时,相同 300-mV 压降增加约 17%(300 mV/1.8 V)的 ADC 功耗。因此,将该链的低噪声 LDO 去除可以产生巨大的节能效果。去除 LDO 还可以降低设计的板级空间、热量以及成本。

本文阐述了包括超高性能 16 位 ADC 在内的一些 TI 高速 ADC 可在 ADC 性能无明显降低的条件下直接通过开关稳压器驱动。为了阐述的方便,我们对两款不同的数据转换器(一款使用高性能BiCOM 技术(TI 的ADS5483),另一款使用低功耗CMOS 技术(TI 的ADS6148)进行了开关电源噪声敏感性研究。本文的其他部分对所得结果进行了一一介绍。

BiCOM 技术—ADS5483
这种工艺技术实现了宽输入频率范围下的高信噪比 (SNR) 和高无杂散动态范围 (SFDR)。BiCOM 转换器一般还具有许多片上去耦电容和非常不错的电源抑制比 (PSRR)。我们对 ADS5483 评估板 (ADS5483EVM) 进行了电源研究,其具有一个使用 TI TPS5420 开关稳压器 (Sw_Reg) 的板上电源;一个低噪声 LDO(TI 的 TPS79501);以及一个外部实验室电源使用选项。我们使用图 2 所示不同结构实施了 5 次实验,旨在确定 ADS5483 通过一个开关稳压器直接运行时出现的性能降低情况。由于ADS5483 模拟 5-V 电源到目前为止表现出对电源噪声的最大敏感性,因此该研究忽略了 3.3-V 电源的噪声。ADS5483 产品说明书中列出的PSRR 支持这种情况:两个 3.3-V 电源的 PSRR 至少高出 5-V 模拟电源20 dB。



图 2 使用 ADS5483EVM 的 5 次实验电源结构

5 次实验的结构变化配置如下:
实验 1—一个 5-V 实验室电源直接连接到 5-V 模拟输入,同时绕过开关稳压器(TPS5420) 和低噪声 LDO (TPS79501)。使用一个板上 LDO(TI 的 TPS79633)生成 ADS5483 低敏感度 3.3-V 模拟及数字电源的 3.3-V 电压轨。

实验 2—将一个 10-V 实验室电源连接到 TPS5420 降压稳压器,其使用一个 5.3-V 输出。这样可为 TPS79501 提供一个 300-mV 压降,从而生成一个 5-V电压轨。

实验 3—使用 TPS5420,从 10-V 实验室电源生成一个 5-V 电压轨。本实验中,我们绕过了TPS79501 低噪声 LDO。图 3a 表明,如“实验 2”连接的 LDO 较好地减少了开关稳压器的 5.3-V 输出峰值电压。但是,图 3b 表[url=]明[/url]5-VVDDA 电压轨铁氧体磁珠之后输出没有巨大的差异。



图3实验2(使用LDO)和实验3(无LDO)的示波器截图对比

实验 4—本实验配置方法与“实验 3”相同,但去除了TPS5420 输出的 RC 缓冲器电路,其会引起高振铃和大开关频率杂散。

我们可在图 4 中清楚的观察到 RC 缓冲器电路的影响。去除 LDO 并没有在铁氧体磁珠之后表现出明显的差异,而[url=]去除[/url]RC 缓冲器电路则会导致更大的清洁5-VVDDA 电压轨电压峰值进入ADC。我们将在稍后详细研究RC 缓冲器电路的影响。



图 4 5-VVDDA 电压轨的电源噪声

实验5—将一个 8-Ω 功率电阻连接到 5-V 电源,模拟如现场可编程门阵列 (FPGA) 等额外负载。TPS5420 必须提供更高的输出电流,并更努力地驱动其内部开关,从而产生更大的输出杂散。通过重复进行“实验 2”、“实验 3”和“实验 4”可以测试这种配置。测量结果
我们利用输入信号频率扫描对比了5 个实验。先使用135 MSPS采样速率然后使用80 MSPS 采样速率对三个ADS5483EVM 实施了这种实验,均没有观察到巨大的性能差异。

在使用135-MSPS 采样速率情况下,SNR 和SFDR 的频率扫描如图5 所示。在10 到130MHz 输入频率下SNR 的最大变化约为0.1dB。SFDR 结果也非常接近;在某些输入频率(例如:80MHz)下,可以观测到下降1 至2 dB。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top