基于DSP的车载GPS/DR组合导航系统硬件设计
时间：07-22
来源：互联网
点击：
3 中心处理单元的硬件设计
中心处理单元的硬件部分主要由电源模块、数据通信模块、FPGA部分、DSP部分等组成。
3.1 系统电源模块
整个系统需要使用1.8V、2.5V、3.3V和5V四种电压。其中DSP需要1.8V和3.3V作为核心供电和I/O供电；FPGA需要2.5V和3.3V电压供电；GPS需要5V电压供电，因此整个系统采用5V电压供电。然后通过两片TI公司的TPS73HD3XX系列芯片进行电压转换，可以分别获得所需电压。TPS73HD3XX系列芯片为双路电压输出转换芯片，具有非常低的静态电流，即使对于变化负载，静态电流在实际中仍能够保持不变。
3.2 数据通信模块
TL16C554扩展的数据通信模块的硬件结构图如图3所示.
图3 数据通信模块原理框图
TL16C554的地址线 A2～A0、数据线 D7～D0 分别和 DSP 的地址总线 A2～A0、外部数据线 D7～D0直接相连，而片选信号CSA "CSD 、读写信号IOR ／ IOW 以及中断信号INTA"INTD 则接入 FPGA 并由 FPGA处理。电路中使用FPGA一方面可以对 UART 的地址灵活配置，另一方面也可以灵活生成 UART 的选通和读写信号，从而增强系统的灵活性，方便系统调试。
3.3 FPGA部分
传统的系统设计大部分是以 DSP 为主机负责数据处理、以单片机为从机负责数据采集的多机并行系统，但从机单片微控制器的速度限制制约着整个采集处理系统的速度。针对这种情况，将传统的多机结构改为宿主式单机结构：系统仍然以 DSP 作数据处理主机，用多种计数器、逻辑电路、时钟电路组成的纯硬件子系统来代替过去的从机系统[4]。但若采用传统的方法，即用标准的数字电路芯片扩展实现此子系统，必然需要多片电路芯片，这不仅使系统结构复杂，连线增多，还使可靠性随之降低。因此，系统采用了现场可编程门阵列器件FPGA来设计该子系统。用FPGA设计本系统最大的优点是节省了PCB板子面积，并且满足低成本的要求。并且在系统设计完成后，如果想升级、改进系统，不必更改任何硬件电路，只需要将FPGA内部逻辑重新编程即可。
FPGA掉电后配置信息不能够保存，再次上电时需要对其重新进行配置，因此需要使用片外存储器保存配置信息。本设计中选择ALTERA公司的epc2作为配置芯片。epc2是一种可以多次擦写的具有可编程FLASH的存储器，专门用于ALTERA公司的FPGA的配置。同时，系统板上的JTAG口，可以实现对epc2进行编程和对FPGA的在线配置。通过拨码开关实现对FPGA的在线配置和对epc2的编程的切换，具体硬件连接如图4所示。
图4 FPGA配置连线方法
3.4 DSP部分
DSP需要系统算法程序存储器，采用FLASH存储器进行存储，本系统选用四片256k×16b CY7C1041扩展了两个256k×32b的RAM，为复杂组合算法提供了存储空间；选用了两片16位SST39VF400 FLASH芯片作为系统的程序存储器。采用FLASH存储器克服了传统EPROM体积大的缺点，同时有利于减小电路板的面积。通过DSP仿真器，按照FLASH的烧写算法可以将程序写入到FLASH中，完成DSP算法的存储。系统上电时通过自举方式，可以快速加载程序。这样做可以降低系统的成本、体积和功耗。
在DSP之前增加一个FIFO，等待数据满足要求后由DSP一起读取，由此解决IMU输出数据量大造成CPU响应频繁的问题。优化了系统的效率。IMU数据中各数据都由高字节和低字节两部分组成，通过串口接收数据后，可以合并为16位的形式。16C554芯片具有16字节的FIFO缓存器，满足系统的要求。利用FIFO的半满信号作为通知DSP接收数据的中断信号，通知DSP进行读取。根据DSP进行数据读写的开销时间以及所进行的运算量，并考虑实际接收数据的大小和传输波特率，计算出DSP对一包数据进行所花费的时间以及FIFO中写入一包数据花费时间，从而使系统能够顺利完成解算任务。
4 结束语
GPS/DR车辆组合定位导航系统将GPS系统与DR系统相结合，提高了系统的有效性、完整性和精度。利用DR航迹推算系统能保证卫星信号丢失时车辆位置信息输出。系统具有全方位、全天候、无遮挡、高精度的特点，具有良好的应用前景。此组合导航系统具有强大数据处理能力，同时具有体积小、低成本、高可靠性、实时性好等优点。该设计充分发挥了DSP强大的数据处理能力，利用了FPGA的高集成度编程仿真方便、速度快等优点，而且使得系统在今后具有很大的改进余地，可以实现用同样的硬件实现不同的功能。
中心处理单元的硬件部分主要由电源模块、数据通信模块、FPGA部分、DSP部分等组成。
3.1 系统电源模块
整个系统需要使用1.8V、2.5V、3.3V和5V四种电压。其中DSP需要1.8V和3.3V作为核心供电和I/O供电；FPGA需要2.5V和3.3V电压供电；GPS需要5V电压供电，因此整个系统采用5V电压供电。然后通过两片TI公司的TPS73HD3XX系列芯片进行电压转换，可以分别获得所需电压。TPS73HD3XX系列芯片为双路电压输出转换芯片，具有非常低的静态电流，即使对于变化负载，静态电流在实际中仍能够保持不变。
3.2 数据通信模块
TL16C554扩展的数据通信模块的硬件结构图如图3所示.
图3 数据通信模块原理框图
TL16C554的地址线 A2～A0、数据线 D7～D0 分别和 DSP 的地址总线 A2～A0、外部数据线 D7～D0直接相连，而片选信号CSA "CSD 、读写信号IOR ／ IOW 以及中断信号INTA"INTD 则接入 FPGA 并由 FPGA处理。电路中使用FPGA一方面可以对 UART 的地址灵活配置，另一方面也可以灵活生成 UART 的选通和读写信号，从而增强系统的灵活性，方便系统调试。
3.3 FPGA部分
传统的系统设计大部分是以 DSP 为主机负责数据处理、以单片机为从机负责数据采集的多机并行系统，但从机单片微控制器的速度限制制约着整个采集处理系统的速度。针对这种情况，将传统的多机结构改为宿主式单机结构：系统仍然以 DSP 作数据处理主机，用多种计数器、逻辑电路、时钟电路组成的纯硬件子系统来代替过去的从机系统[4]。但若采用传统的方法，即用标准的数字电路芯片扩展实现此子系统，必然需要多片电路芯片，这不仅使系统结构复杂，连线增多，还使可靠性随之降低。因此，系统采用了现场可编程门阵列器件FPGA来设计该子系统。用FPGA设计本系统最大的优点是节省了PCB板子面积，并且满足低成本的要求。并且在系统设计完成后，如果想升级、改进系统，不必更改任何硬件电路，只需要将FPGA内部逻辑重新编程即可。
FPGA掉电后配置信息不能够保存，再次上电时需要对其重新进行配置，因此需要使用片外存储器保存配置信息。本设计中选择ALTERA公司的epc2作为配置芯片。epc2是一种可以多次擦写的具有可编程FLASH的存储器，专门用于ALTERA公司的FPGA的配置。同时，系统板上的JTAG口，可以实现对epc2进行编程和对FPGA的在线配置。通过拨码开关实现对FPGA的在线配置和对epc2的编程的切换，具体硬件连接如图4所示。
图4 FPGA配置连线方法
3.4 DSP部分
DSP需要系统算法程序存储器，采用FLASH存储器进行存储，本系统选用四片256k×16b CY7C1041扩展了两个256k×32b的RAM，为复杂组合算法提供了存储空间；选用了两片16位SST39VF400 FLASH芯片作为系统的程序存储器。采用FLASH存储器克服了传统EPROM体积大的缺点，同时有利于减小电路板的面积。通过DSP仿真器，按照FLASH的烧写算法可以将程序写入到FLASH中，完成DSP算法的存储。系统上电时通过自举方式，可以快速加载程序。这样做可以降低系统的成本、体积和功耗。
在DSP之前增加一个FIFO，等待数据满足要求后由DSP一起读取，由此解决IMU输出数据量大造成CPU响应频繁的问题。优化了系统的效率。IMU数据中各数据都由高字节和低字节两部分组成，通过串口接收数据后，可以合并为16位的形式。16C554芯片具有16字节的FIFO缓存器，满足系统的要求。利用FIFO的半满信号作为通知DSP接收数据的中断信号，通知DSP进行读取。根据DSP进行数据读写的开销时间以及所进行的运算量，并考虑实际接收数据的大小和传输波特率，计算出DSP对一包数据进行所花费的时间以及FIFO中写入一包数据花费时间，从而使系统能够顺利完成解算任务。
4 结束语
GPS/DR车辆组合定位导航系统将GPS系统与DR系统相结合，提高了系统的有效性、完整性和精度。利用DR航迹推算系统能保证卫星信号丢失时车辆位置信息输出。系统具有全方位、全天候、无遮挡、高精度的特点，具有良好的应用前景。此组合导航系统具有强大数据处理能力，同时具有体积小、低成本、高可靠性、实时性好等优点。该设计充分发挥了DSP强大的数据处理能力，利用了FPGA的高集成度编程仿真方便、速度快等优点，而且使得系统在今后具有很大的改进余地，可以实现用同样的硬件实现不同的功能。