IRIG-B格式时间码解码接口卡电路设计
时间：07-26
来源：互联网
点击：
四、 板内程序设计流程
在单片机内部RAM中，用可位寻址的21H、22H、23H、24H单元分别存放“秒”、“分”、“时”BCD码和帧标志等，如表1所列。
表1 时间码存放表
INT0、INTI中断处理程序如图5和图6所示。
图5 INT0中断处理程序流程图
图6 INT1中断处理程序流程图
在单片机内部RAM中，用可位寻址的21H、22H、23H、24H单元分别存放“秒”、“分”、“时”BCD码和帧标志等，如表1所列。
表1 时间码存放表
INT0、INTI中断处理程序如图5和图6所示。
图5 INT0中断处理程序流程图
图6 INT1中断处理程序流程图
- 一种新型防伪读码器的设计(01-01)
- 基于ARM与DSP的嵌入式运动控制器设计(04-25)
- 航天器DC/DC变换器的可靠性设计(02-12)
- 基于ARM核的AT75C220及其在指纹识别系统中的应用(05-24)
- 基于nRF2401智能小区无线抄表系统集中器设计(04-30)
- 卫星电源分系统可靠性设计与研究(02-12)