关于新型配电自动化监测控制器的设计

近年来，电能质量日益引起人们的重视，如何有效的监测和分析电能质量参数逐渐成为电力企业和用户共同关心的问题。传统的监测仪表和监控器存在着明显的缺点：实时性不强，监测指标少，工作量大，精度不高，效率低。本系统设计的监控器由于在信号调理电路上采用巧妙的设计思路、高性价比的集成芯片，微处理器采用STR710FTbZ6与FPGA相结合，具有多种通信技术，使得该监控器优越性突颖而出。在配电自动化终端采用该监测器能及时精确的分析和反映电网、电能的质量水平，对保证电网的安全、经济运行，也为电力部门对电能质量监测提供了强有力的支持。

1 控制系统硬件设计  

系统的总体结构框图见图1，包括隔离、放大、滤波、量程自动切换、锁相电路、时钟模块、LCD显示、通信、FPGA谐波检测、以态网接口等模块。用交流采样法高速采集经调理后的三相电压、三相电流及通过二次运算计算出零线电流、有功功率、无功功率、频率、功率因数及三相不平衡度等参数，并能检测到21次谐波，对以上数据进行记录保持，并可通过液晶屏观察这些数据。另外，实现多种通信技术，如RS232，CAN总线、以太网通信等。  



由于本监测器监测指标多，功能复杂，工作量大，因此控制器的选择是非常关键的。考虑到STR710FTbZ6具有高性价比、功能灵活、易于人机对话等众多特点；FPGA则具有高速、高可靠以及开发便捷、规范等优点。因此控制器采用STR710FTbZ6与ACEX1K30相结合，就充分发挥两者的互补性。

1.1 主控制器的选择  

由于本监测器监测指标多，功能复杂，工作量大，因此控制器的选择是非常关键的。考虑到STR710FTbZ6具有高性价比、功能灵活、易于人机对话等特点；FPGA则有高速、高可靠及开发便捷、规范等优点。因此控制器采用STR710FTbZ6与ACEX1K30相结合，就能充分发挥两者的互补性。
  
1.2 隔离、放大、量程自动切换电路  

现在以电流信号为例说明该部分的电路设计，电压信号的调理电路与电路信号相似。该部分的电路设计如图2。在正常供电的情况下，通过编写循环子程序对各相模拟开关的控制信号赋值，从而达到对三相信号分时循环采集的目的。对于电流量测量，本系统设计了量程自动切换功能(分两个量程档)。现以A相信号为例，分忻一下如何实现量程自动切换功能。  


  
在默认情况下当监测A相信号时，Clal控制信号为0，经过电流互感器(TA-6A)后的A相信号Ia通过U1A(四路模拟开关CD4016的第一路)输入到放大电路中。但当系统监测到该相的信号小于5A时，则立即对CIa1置1，CIa2置0，Ia通过UlB(四路模拟开关CD4016的第二路)输入到放大电路中。由于R1>R2，所以减小Ia信号的衰减，从而实现量程自动切换的功能，也进一步的提高了本系统的测量精度。  

为了避免频谱混叠造成信号的失真，因此一般的电子系统中多需要设计滤波器。对于本系统，由于测试电网谐波时，必须计算功率，即计算电压、电流的互相关，所以对相位的要求很高。本系统采用专用的四阶Butterworth低通开关电容滤波器TLC14。避免了传统的由于采用运放、电阻、电容搭建的滤波电路易受干扰、稳定性不好等问题。该滤波器具有以下特点：低成本，易用；滤波器的截止频率取决于外部时钟频率；截止频率范刚从0.1～30 kHz。  

放大电路的输出信号作为抗混叠滤波器的输入信号。该滤波器的截止频率fc取决于其时钟频率fclock，其关系为fc=fclock/100；fclock≈1／4.23RC，由于本系统设计的谐波测量次数要求达到21次，其截止频率为fc=1.05kHz，因此选择C=100pF，R=2kΩ即可满足要求。

1.3 电平提升电路与锁相倍频电路  

由于经过抗混叠滤波器后的输出信号是双极性的，因此，在进行模数转换之前必须通过电平提升路将双极性信号通过电平移位为适合A／D采集要求单极性信号作为同步锁相倍频电路的输入信号。PLL采用CMOS集成锁相环芯片CD4046和计数CD74F163配合实现信号精确同步锁相64倍频的的，该倍频数满足快速傅立叶radix-2算法及奈奎斯采样频率要求。  

2 基于FPGA的FFT功能实现  

2.1 算法分析  

采用radix-2 FFT实现谐波测量能尽可能减少复数，同时逻辑关系简单，易于编程。它可以用蝶形处理器有效地实现，由一个复数加法器、复数减法器和旋转因子的复数乘法器绡成。  

高效复数乘法器：复数旋转因子乘法R+Ji=(X+jY)(C+js)=XC-YS+j(CY+XS)，通常由4次乘法和2次加／减运算实现。在简化运算处理中， 令E=X-Y和Z=C×E=C×(X-Y)。  

然后用：


  
这种算法使用了3次乘法、1次加法和2次减法，代价是额外的(C，C+S，C-S)笫三个表，这些数以128归一化为8Bit有符号数存储在ROM中。   

为了防止运算中的溢出，碟形处理器需要计算两个蝶形方程：  


  
临时结果必须乘以旋转因子。  

采用maxplusII做为开发软件，maxplusII支持原理图、VHDL等语言文本文件。maxplus2可以支持功能仿真和时序仿真，能够产生精确的仿真结果。