微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > 带RF输出的全数字调制器设计

带RF输出的全数字调制器设计

时间:11-25 来源:互联网 点击:




显示了基带PWM和RFPWM的定时波形


此处讨论的QAM-PWM调制器使用正交PWM体系结构,由于其高计算能力需求没有选用INS算法。采用了非递归噪声成型方法。

数字PWM噪音成型

噪音成型广泛应用于过采样数据变换器上。噪音成型的目的是产生一个粗量化信号而不是精量化信号,在窄带上保持SNR性能。在数字PWM系统中,噪音成型在参考时钟频率很高时是非常必要的,脉宽精量化,在PRF是705.6 kHz使用16位而不是8位。

传统数据转换器的噪音成型滤波器已经研究的很透,大部分方法也可用在数字PWM上。但是在数字PWM上噪音成型的行为不同于传统的DAC,这是因为PWM引入了非线性。

仿真模型比较了PWM与传统的DAC(图4)。数字PWM和传统的DAC使用相同的噪音成型滤波器及量化器。在该仿真器中噪音传输函数(NTF)用H(z) = (1-z-1)N规定,N取值在1到5之间。就带内噪声抑制来说该类型噪音成型滤波器不是最佳的,但足以演示PWM与传统DAC的不同。DAC的模拟部件不包含在仿真器中;仅仅考虑了所有数字噪音成型环路。下面是为仿真器所选的参数:

输入的单音信号频率 =11 kHz,基带带宽 =20 kHz,采样频率 =705.6 kHz,输入信号电平 =-6 dB,FS量化级别 =64

对于传统的DAC,量化级别指示出最终的DAC使用的比特位数,而对PWM,则意味着高速时钟在每一个脉冲周期的取值范围(表1)。





PWM和传统DAC噪音整形的仿真比较





表1


当使用低阶NTF时,也就是,N = 1和N = 2PWM和传统DAC的信噪比测量几乎是一样的。当NTF阶数增加时,PWM的信噪比倾向不同于传统的DAC。注意:当N从2增加到3时PWM 信噪比不象传统DAC那样迅速改善;且随着N进一步由4增加到5 PWM的信噪比开始恶化。

如果NTF高频增益高量化噪音可能折回到基带。这可由PWM调制的非线性天性解释。然而,如果仅要求中等程度基带信噪比情况下,这个非线性的效果可以忽略不计。在整个仿真模型中,我们概括出为数字PWM系统设计一个非递归NTF滤波器的准则。该准则包括当滤波器输入是白噪声时,最小化基带功率与总功率的比率。滤波器参数将确保最小相位,归一化需求,其第一个系数将是1。滤波器高频增益将受限制。

然后这些准则可用下列数学公式来阐述,假设一个N抽头FIR滤波器系数为h,这里h = (h0, h1, …, hN-1)T,基带功率可以计算出来:







这里R是矩阵,







可以使用Parseval理论计算总功率:







因此优化NTF应设法最小化,







在做优化时α 和 β参数通常作为加权因子。目标函数将在一定条件下最小化,归一化h将有界,依赖量化器级数,







滤波器将最小化相位,意味着滤波器零点都在单位圆内。这样高频增益将有界。







演示的全数字发射机指定采用10MHz的基带带宽, PRF选择100 MHz。中心频率时800 MHz;因此高速参考时钟是3.2 GHz。实现原型使用该方法设计了8抽头有限脉冲响应(FIR)NTF。

硬件原型及测量

如前所述,数字PWM的所有的信号处理算法运行在PRF频率。唯一必需的高速电路是最终的PWM波形发生器。因此,在现存FPGA器件上构造全数字QAM-PWM调节器是可行的。

在数字QAM-PWM调制器的体系结构中,正交通道由几乎相同的体系结构模块组成(图5)。QAM调制器由符号速率5.057 MHz的QAM符号发生器、将采样比率提高到符号速率16倍的插补滤波器,以及一个将采样率转换到100 MHz PRF的转换器组成。





全数字RF PWM原型的体系结构图


数字PWM由一个正常采样器,一个噪音整形量化模块,和一个PWM波形发生器组成。正常采样算法仅由前馈数据通路构成;因此相当容易流水线化。噪音整形量化模块有反馈路径;因此尽管PRF仅为100 MHz是相当难以实现的。

FIR NTF滤波器使用变化的结构、重新定时技术及反转部分系数的符号比特(CSD)实现。本振信号与所有可能的基带PWM信号混频是预先计算并存储在ROM 中的。该ROM通过量化输出,即脉冲量化宽度来访问。来自同步和正交通道选定的RF PWM波形将在高速串行器产生1位RF信号之前组合。

选做原型的FPGA器件是Xilinx的Virtex2pro,型号XC2VPX20-FF896,速率等级为7。该部件有片上多吉比特收发器,用作高速并到串转换器以产生3.2 GHz二进制信号(表2)。





表2


逻辑元素分配的结果是从Synplcity综合结果抽取的。最后的安置及布线工具报告完整QAM-PWM设计利用了18个乘法器(20%),4个RAM16 (4%),3911个基本单元(39%)。注意:括号中的数字有关于总资源的利用率。

当带通噪音电平低于信号大约45 dB时,更加进取性的噪音整形技术可实现更好的带通噪音性能。然而在这种情况下计算需求可能不利于可实现性;使用现存的FPGA将是困难的。EVM测量值小于1%,几乎与QAM输出端测量的EVM一样。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top