基于AD9238的高速高精度ADC采集系统

0 引言

在电子测量系统中，常常需要对高速信号进行采集与处理，且在很多领域对数据采集与处理系统的精度要求还非常高。因此，设计一个好的高速高精度采集系统尤为重要。对于高速数据采集系统，人们通常选择用FPGA、DSP等高速器件来实现的方法和MCU比起来，其成本较高。其实，在有些系统中，并不要求对数据进行实时采集，这时，用价格低廉的MCU即可实现。本文给出了一个由MCU控制、利用FIFO作为缓冲器的高速AD采样电路，巧妙的实现了高速AD采样与较慢速的MCU数据处理间的链接。

1 系统基本原理

对于高速数据的采集，若将AD采样数据同步读出，对于MCU来说，其速度远远不够。因此，本系统利用高速FIFO作为缓冲器，由FIFO先将高速AD采样数据存储起来，再由MCU将数据从FIFO中低速读出。然后经过前端调理电路将输入的单端模拟信号转换成适合AD输入范围的差分信号。

本系统的MCU采用EZ-USB芯片AN2131Q来实现。AN2131Q是Cypress公司的EZ-USB系列USB总线控制器，有8K字节的程序RAM，外部存储容量可达64KB，有24个通用I／O口。AN2123Q芯片可把USB总线接口所需的信息打包，然后将USB总线收发器与USB总线的引脚D+和D-相连，再用串行接口引擎来对串行数据进行解码和译码、错误校验、位填充并完成USB总线所需的其它信号，最终实现总线接口的数据传输。AN213lQ内嵌的增强型8051内核可使用标准的8051指令进行设置，速度较标准型8051更快。

AN2131Q可通过USB口并采用块传输方式将从FIFO中读出的数据传给PC机。本系统主要由AD采样模块、数据缓冲模块和MCU控制模块组成。系统的基本原理框图如图1所示。

2 主要硬件器件

2.1 AD9238的主要特性和功能

AD9238是ADI公司推出的12位双通道数模转换器芯片。该芯片采用3.3 v供电，速度可选20MS／s、40 MS／s和65 MS／s。它可以提供与单通道A／D转换器同样优异的动态性能，但是比使用2个单通道A／D转换器具有更好的抗串扰性能。AD9238的2个ADC通道除了共用内部的电压参考源VREF外，其它基本都是独立的。AD9238采用流水线工作方式，在每个时钟信号的上升沿进行采样，经过7个时钟周期后，数据出现在数据线上。AD9238的输出数据为TTL／CMOS兼容电平。

AD9238的主要引脚功能如下：

VIN+、VIN-：模拟差分信号输入端。

REFT、REFB：外部基准电压的输入端。

Q0～Q11：12个数据输出位。

OEA、OEB：分别为两通道数据输出使能位。该引脚为低电平时，使能数据总线；该引脚为高电平时，输出为高阻。

PDWNA、PDWNB：分别为两通道的通道关闭功能使能位。该管脚为低电平时，使能通道；该管脚为高电平时，关闭通道。

DFS：输出数据格式选择位。该脚为低电平时，数据输出格式为偏移二进制；该管脚为高电平时，数据输出格式为二进制补码。

OTR_A、OTR_B：分别为两通道的溢出标志位。有溢出时，该管脚输出高电平。

MUX_SELECT：数据复用模式选择位。该管脚为高电平时，两通道数据分别从各自通道输出；该管脚为低电平时，A通道数据从通道B输出，B通道数据从通道A输出；该管脚接时钟时，两通道数据将复用输出数据端口，此时采样速率比前两种提高一倍。

SENSE：基准模式选择位。该管脚接地时，VREF设置成1 V。该管脚直接与VREF管脚连接时，VREF被设置成0.5 V。在该管脚、VREF管脚和模拟地三者之间串接2个电阻R1和R2时，VREF=0.15(1+R1／R2)。上述两种情况都属于内部电压参考。该管脚接到AVDD时，采用外部电压参考。

信号输入分为单端输入和差分输入两种情况。单端输入时，VIN-引脚直接与VREF引脚相连，输入信号与VIN+引脚相连，此时模拟输入电压的范围为；差分输入时，差分信号的两端分别与VIN+和VIN-引脚相连，此时模拟输入电压的范围为2VREF～VPP。

2.2 前端调理电路

为了减少A／D转换结果的二次谐波，提高信噪比(SNR)，几乎所有的高速A／D芯片都要求模拟信号为差分输入，因此需要用前端调理电路来将单端信号转换成差分信号。本系统调理电路采用的是ADI公司的AD8138，该放大器具有较宽的模拟带宽(320 MHz，-3 dB，增益为1)，可用于驱动12位ADC，非常适用于要求低成本和低功耗的系统。AD8138采用ADI公司的新一代XFCB双极型制造工艺。内部的共模反馈结构使之可以通过施加于一个引脚上的电压来控制其输出共模电压。AD8138内部的反馈环可实现平衡输出，同时可以抑制偶次谐波失真。它的输入阻抗高达6MΩ，可以直接与输入信号相连从而省略隔离放大器，因而可大大精简了电路结构。

2.3 FIFO的主要特性

本设计选用的FIFO是TI公司的SN74V245。SN74V245是一种高速大容量先进先出存储器件。其最高工作频率为133 MHz，容量为4096×18 bit；SN74V245可以设置成标准工作模式或者FWFT工作模式，可提供全满、半满、全空、将满以及将空等五种标志信号。

写FIFO可由写使能WEN控制，当WEN为低时，可在每个写时钟(WCLK)的上升沿将数据写入。读FIFO则由读使能REN控制，当REN为低时，可在每个读时钟(RCLK)的上升沿将数据读出。读、写相互独立，也可同时进行。FIFO中没有地址指针，可在读、写过程中用相应的状态标志位置位来指示FIFO的状态。为避免数据读空，空标志(EF)置位将禁止读操作；而为了避免数据写入溢出，满标志(FF)置位将禁止写操作。