H.264中插补算法的VLSI设计与实现

3 实验结果

使用VerilogHDL对本文中提到的设计进行了实现，仿真工具使用VCS7.2，综合工具使用Synopsys Design Compiler(SMIC 0.18μm工艺)。

文献中使用6抽头FIR的4×4块插补电路流水线结构，与本文使用的4抽头FIR结构进行了比较，其电路性能如表2所示。本文的设计在速度和面积方面均具有非常明显的优势。使用H.264参考软件JM7.3分别对亮度1/2像素插补运算中使用6抽头FIR和4抽头FIR进行仿真比较，采用了4个视频序列Container、Foreman、News和Tenis。其中每个序列由30个QCIF (Quarter Common Intermediate Format)帧组成，序列形式为IBBPBBPBBP。H.264主要档次，搜索半径16，使用5个参考帧。4抽头FIR与6抽头FIR图像质量比较如表3所示。表中△b为平均码率的增加，△P为峰值信噪比(PSNR)的增加。可以看出，使用4抽头FIR对图像质量和比特率的影响非常小。

与其他的设计方法相比较，本文提出的色度1/8像素的插补电路可以很大程度上节省硬件资源。其性能比较如表4所示。与文献中的设计相比，本文的设计关键路径延时仅增加了1.5%，门数减少了26%。

本文介绍了亮度1/4像素精度下，最常用的4:2:0采样模式时插补电路的硬件设计，通过4抽头 FIR代替6抽头FIR来实现亮度1/2像素插补，通过移位器和加法器组成的两级处理结构来实现色度1/8像素插补，设计的电路具有面积小、速度快的优点。在此基础上基于功耗和性能考虑的4×4块的流水线结构具有良好的可重用性，可作为硬件加速器用于基于H.264的编解码系统。