ADSimRF:射频电平规划简易便捷

作者：ADI公司RF产品部应用工程经理Eamon Nash

每个无线信号链设计都从信号链选择开始。一旦系统工程师决定了信号链架构（例如超外差式、零中频、中频采样等），接着就必须选择器件。在分立式器件中，必须选择具有类似规格的器件，这点非常重要。

选择器件时，不能简单地挑选具有一定最低性能水平的器件。

器件噪声和失真对整个信号链的影响与其在信号链中的增益和位置密切相关。例如，第一级低噪声放大器的噪声会显著影响整体噪声系数，中频放大器的噪声则影响较小。

为了理解各个器件对整体性能的贡献如何，系统工程师采用图1所示的4个经典等式，此处代表3级信号链。


图1:3级无线信号链的级联噪声系数、IP3、增益和P1dB等式

增益计算非常简单，在线性域中将各个增益相乘即可，在对数域中则将dB增益相加即可。不过，在线性域中计算复合三阶交调截点(IP3)、1 dB压缩点(P1dB)和噪声系数时必须将P1dB和IP3从dBm转换成W并将噪声系数转换成噪声因数（噪声系数 = 10log(噪声因数)）。

传统上，系统工程师采用自己制作的电子表格或RF仿真工具来执行这些计算。上述等式的一个明显局限在于，这些等式均假设信号链完全匹配且器件之间不存在阻抗不连续。在实际系统中，级间阻抗不匹配并不鲜见，在某些情况下还有意造成级间不匹配。

图2所示为RF信号链计算工具ADIsimRF的屏幕截图，该工具可以从ADI公司免费获得。该工具的核心实现了图1所示的增益、噪声系数、IP3和P1dB，以及功耗的级联等式。级数最多可以动态扩展到15级。信号链中的任何一点都可以插入附加级，可以删除或临时禁用各级。


图2:利用ADIsimRF对零中频分立式发射机进行电平规划

ADIsimRF包含ADI公司分立式RF器件的嵌入数据库。利用图2所示的下拉菜单可以轻松访问该数据库，该数据库中还包含巴伦和SAW滤波器等无源器件的模型。器件数据（IP3、P1dB、增益和噪声系数）以各种频率增量存储在该数据库中。选择特定频率时，该计算工具会使用该数据库中最接近的频率数据点。可以在该计算工具的前面板上覆写来自内部数据库的数据，也可以创建和保存自定义器件。

对50 Ω、2端口简单器件之外的器件执行电平规划可能颇具挑战性。例如，IQ调制器具有三个输入端：I、Q和LO。这就引出了一个问题，那就是如何定义其增益。此外，I和Q输入端通常具有高输入电阻，这也就意味着具有非常高的功率增益。

IQ调制器通常由一个双通道DAC和两者之间的一个奈奎斯特滤波器来驱动。该滤波器通过两个并联电阻端接在I和Q输入端。这些电阻的阻值通常介于100 Ω和1000 Ω之间，电阻的大小可用来调高或调低DAC电压。为了得出IQ调制器的有效功率增益，ADIsimRF将这些电阻视作IQ调制器的一部分。因此，IQ调制器增益在ADIsimRF中定义为传递至各并联电阻的功率与RF输出功率之差。对于一些IQ调制器，ADIsimRF数据库中提供了具有不同输入电阻的多种模型。当输出电阻为50 Ω且输入端接电阻介于100 Ω至1000 Ω范围内时，IQ调制器的功率增益和电压增益会有所不同。

IQ调制器的噪声系数定义也并不肯定。如果我们按照上文所述定义IQ调制器的功率增益，那么噪声系数可以定义为IQ调制器的热噪声(-173.8 dBm/Hz)与调制器输出噪声减去功率增益后所得的值之差。因此，如果IQ调制器的本底噪声为-158 dBm/Hz，功率增益为3 dB，那么其噪声系数等于13 dB（即-158.2 dBm/Hz = -173.8 + 3 + 13）。

对典型RF信号链中模数转换器(ADC)和数模转换器(DAC)等混合信号器件进行建模则更具挑战性。这是因为DAC并不具有明显的“增益”并且DAC的噪声与失真会随采样速率、数据插值速率和dBFS驱动电平而变化。

在ADIsimRF工具中，对于0 dBFS驱动电平，当输出位于基带（也即以0 Hz为中心）时，DAC的“增益”定义为0 dB。选择更低的dBFS电平（例如-6 dBFS）时，增益将减少该数量。此外，随着DAC的输出频率增加，增益会减少，因为DAC输出遵循其Sin(x)/x函数。

为了适应不同的DAC配置，ADIsimRF数据库包含每个DAC的数种“版本”（例如AD9122V1、AD9122V2等）。每种版本对应于不同的工作配置，这类配置包含不同的dBFS驱动电平、采样速率和插值速率。

用于驱动IQ调制器的双通道、差分、高速DAC一般通过4个50 Ω电阻端接至地。该DAC的输出电流会流经这些电阻以及IQ调制器输入端的输入并联电阻。在ADIsimRF中，该DAC的输出功率水平为传递至IQ调制器上并联电阻的功率。

图3所示为2.5 GHz中频采样接收机的电平规划屏幕截图。在该接收机中，输入信号先经过放大并向下混频至140 MHz，然后由ADC进行欠采样。IF级包含AD8375 ADC驱动器，其增益可按1 dB增量在-4 dB至+20 dB范围内设置。可以使用下拉菜单来选择25个可用增益之一，如图3所示。



与DAC相似，为RF信号链选择ADC也并非易事。一个常见问题在于，ADC的输入阻抗与驱动这类器件的放大器并不一定匹配。对于AD9430 ADC，其3 kΩ的内部输入阻抗已通过与连接到差分输入端的外部电阻并联而减少至200 Ω（ADIsimRF数据库中针对该ADC的存储模型采用200 Ω的输入阻抗）。然而，这种情况下，ADC输入阻抗和ADC驱动器及抗混叠滤波器的输出电阻之间仍旧存在不匹配。ADIsimRF考虑到了这种不匹配情况并相应地调整了级联结果。