AD7714的工作原理及其应用
时间:06-23
来源:互联网
点击:
1引 言
AD7714是适用于低频测量应用的完整模拟前端。器件直接从传感器接受低电平信号并输出串行数字。它使用和 -差(Σ-Δ)转换技术以实现高达24位的无误码性能。输入信号加至专有的基于模拟调制器、具有可编程增益的前端。调制器的输出由片内数字滤波器处理 [1]。通过片内控制寄存器可对此数字滤波器的第一个凹口编程,允许调整滤波器的截止频率和稳定时间。AD7714具有3个差分模拟输入(它也可以配置为5个准差分模拟输入)以及差分基准输入,可以对多达5个通道的系统实现信号调理和转换。
2引脚定义及功能
DIP封装的AD7714如图1。各引脚定义如下:
图1 AD7714的封装及其引脚
引脚1 SCLK:串行时钟。逻辑输入端,外部串行时钟加 至此端以存取来自AD7714的串行数据。
引脚2 MCLKIN:器件的主时钟信号。可以用晶振或外部 时钟提供。器件规定的时钟输入频率为1MHz和2.4576MHz。
引脚3 MCLKOUT:配合MCLKIN使用,当器件的主时钟是晶振时,晶振跨接在MCLKIN 和MCLKOUT引脚之间。
引脚4 POL:时钟极性,逻辑输入端。它决定了在与微控制器之间传送数据时,串行时钟应闲置为高电平还是低电平。POL为低,闲置为低,POL为高,闲置为高。
引脚5 SYNC:逻辑输入端 ,当使用多个AD7714时,它用于数字滤波器和模拟调制器的同步。一般单个使用时都接高电平。
引脚6 RESET:逻辑输入端,低电平有效输入,它把器件的控制逻辑、接口逻辑、数字滤波器以及模拟调制复位到上电状态。
引脚7(8) AIN1(AIN2):可编程模拟输入通道1(2)。与AIN6一起用时作为准差分输入端;与AIN2(AIN1)一起用时作为差分输入对的正(负)输入端。
引脚9(10) AIN3(AIN4):可编程模拟输入通道3(4)。与AIN6一起用时作为准差分输入端;与AIN4(AIN3)一起用时作为差分输入对的正(负)输入端。
引脚16 AIN5:可编程模拟输入通道5。与AIN6一起用时作为差分输入对的正输入端。
引脚17 AIN6:模拟输入通道6。它是准差分模式下AIN1到AIN4的基准点;与AIN5一起用时作为差分输入对的负输入端。
引脚11 STANDBY:把此引脚置为低电平将关断模拟和数字电路,电流消耗减至5 mA(典型值)。
引脚13 BUFFER:逻辑输入端。低电平时AVDD线中流过的电流减至270 mA;高电平时使输入端有较高的源阻抗。
引脚14 REFIN(-):差分基准输入的负输入端,只要REFIN(+)大于REFIN(-)的条件下,则REFIN(-)可位于AVDD和AGND之间的任何值。
引脚15 REFIN(+):差分基准输入的正输入端,在REFIN(+)必须大于REFIN(-)的条件下,基准输入是差分的。REFIN(+)可位于AV DD和AGND之间的任何值。
引脚19 CS:片选逻辑输入端,低电平有效。
引脚20 DRDY:逻辑输出端。它是AD7714的数据寄存器有新的数字可供使用的标志。
引脚21 DOUT:AD7714的串行数据输出端。通过它输出片内寄存器信息以及模拟转换后的数据。
引脚22 DIN:AD7714的串行数据输入端。通过它将串行数据输入片内寄存器(数据寄存器除外)。
引脚12 AVDD:为模拟正电源电压。
引脚18 AGND:模拟电路的地基准点。
引脚23 DVDD:数字正电源电压。
引脚24 DGND:数字电路的地基准点。
3AD7714的片内寄存器剖析
AD7714包含8个片内寄存器,它们可以通过器件的串行口访问。
3.1通信寄存器
它控制通道的选择。在上电和复位之后,器 件等待对其通信寄存器的写操作。写至寄存器的数据决定对器件的下一次操作是读还是写,并决 定对哪一个寄存器发生读或写操作。随后对所选择的寄存器的读或写(一般数据寄存器不进行写 操作 )操作。一旦完成后续的对所选择寄存器的读和写操作,接口便返回到等待对通信寄存器写 操作的状态。因此,所有与器件的通信必须从对通信寄存器的写操作开始。另外,通过读通信寄 存器还可以获取DRDY的状态。该寄存器的格式为表1。
表中0/DRDY对于写操作,必须把0写入该 位,否则写将无效。对于读操作,该位将提供器件的DRDY标志,它与芯片的DRDY输出引脚相同。
RS2~RS0为寄存器选择位,对该寄存器写 时,由这3位决定对8个片内寄存器中哪一个发生下一次的读或写操作。RS2为最高位,RS0为最 低位,RS2RS1RS0从000至111分别对应通信寄存器,模式寄存器,滤波器高寄存器,滤波器低 寄存器,测试寄存器,数据寄存器,零刻度校准寄存器,满刻度校准寄存器。
CH2~CH0为通道选择。这3个位选择用作转 换或用作访问校准系数的通道,如表2。
3.2模式寄存器
它是8位寄存器,可从中读出数据或把数据写 入其中,寄存器格式如表3。
表3中MD2~MD0为AD7714的工作模式选择位。MD2为最高位,MD0为最低位,MD2、MD1、MD0从000至111分别对应正常模 式、自校准、零刻度系统校准、满刻度系统校准、系统失调校准、背景校准、零刻度自校准、 满刻度自校准;
G2~G0为增益设置。G2、G1、G0从000至111分别对应的增益为1、2、4、8、16、32、 64、128。
BO为烧断电流。上电或复位状态为0。此位 为1时烧断电流连接至所选的模拟输入对,一个连接到AIN(+)输入端,一个连接到AIN( -)输入端。
FSYNC为滤波器同步。此位为高电平时,数 字滤波器的结点、滤波器控制逻辑、校准控制逻辑以及模拟调制器均保持在其复位状态。此位为 低电平时,调制器和滤波器开始处理数据。
3.3滤波器寄存器
由滤波器高寄存器和滤波器低寄存器两个8位 的寄存器构成(格式分别为表4,表5),它们都可读写。
AD7714是适用于低频测量应用的完整模拟前端。器件直接从传感器接受低电平信号并输出串行数字。它使用和 -差(Σ-Δ)转换技术以实现高达24位的无误码性能。输入信号加至专有的基于模拟调制器、具有可编程增益的前端。调制器的输出由片内数字滤波器处理 [1]。通过片内控制寄存器可对此数字滤波器的第一个凹口编程,允许调整滤波器的截止频率和稳定时间。AD7714具有3个差分模拟输入(它也可以配置为5个准差分模拟输入)以及差分基准输入,可以对多达5个通道的系统实现信号调理和转换。
2引脚定义及功能
DIP封装的AD7714如图1。各引脚定义如下:
图1 AD7714的封装及其引脚
引脚1 SCLK:串行时钟。逻辑输入端,外部串行时钟加 至此端以存取来自AD7714的串行数据。
引脚2 MCLKIN:器件的主时钟信号。可以用晶振或外部 时钟提供。器件规定的时钟输入频率为1MHz和2.4576MHz。
引脚3 MCLKOUT:配合MCLKIN使用,当器件的主时钟是晶振时,晶振跨接在MCLKIN 和MCLKOUT引脚之间。
引脚4 POL:时钟极性,逻辑输入端。它决定了在与微控制器之间传送数据时,串行时钟应闲置为高电平还是低电平。POL为低,闲置为低,POL为高,闲置为高。
引脚5 SYNC:逻辑输入端 ,当使用多个AD7714时,它用于数字滤波器和模拟调制器的同步。一般单个使用时都接高电平。
引脚6 RESET:逻辑输入端,低电平有效输入,它把器件的控制逻辑、接口逻辑、数字滤波器以及模拟调制复位到上电状态。
引脚7(8) AIN1(AIN2):可编程模拟输入通道1(2)。与AIN6一起用时作为准差分输入端;与AIN2(AIN1)一起用时作为差分输入对的正(负)输入端。
引脚9(10) AIN3(AIN4):可编程模拟输入通道3(4)。与AIN6一起用时作为准差分输入端;与AIN4(AIN3)一起用时作为差分输入对的正(负)输入端。
引脚16 AIN5:可编程模拟输入通道5。与AIN6一起用时作为差分输入对的正输入端。
引脚17 AIN6:模拟输入通道6。它是准差分模式下AIN1到AIN4的基准点;与AIN5一起用时作为差分输入对的负输入端。
引脚11 STANDBY:把此引脚置为低电平将关断模拟和数字电路,电流消耗减至5 mA(典型值)。
引脚13 BUFFER:逻辑输入端。低电平时AVDD线中流过的电流减至270 mA;高电平时使输入端有较高的源阻抗。
引脚14 REFIN(-):差分基准输入的负输入端,只要REFIN(+)大于REFIN(-)的条件下,则REFIN(-)可位于AVDD和AGND之间的任何值。
引脚15 REFIN(+):差分基准输入的正输入端,在REFIN(+)必须大于REFIN(-)的条件下,基准输入是差分的。REFIN(+)可位于AV DD和AGND之间的任何值。
引脚19 CS:片选逻辑输入端,低电平有效。
引脚20 DRDY:逻辑输出端。它是AD7714的数据寄存器有新的数字可供使用的标志。
引脚21 DOUT:AD7714的串行数据输出端。通过它输出片内寄存器信息以及模拟转换后的数据。
引脚22 DIN:AD7714的串行数据输入端。通过它将串行数据输入片内寄存器(数据寄存器除外)。
引脚12 AVDD:为模拟正电源电压。
引脚18 AGND:模拟电路的地基准点。
引脚23 DVDD:数字正电源电压。
引脚24 DGND:数字电路的地基准点。
3AD7714的片内寄存器剖析
AD7714包含8个片内寄存器,它们可以通过器件的串行口访问。
3.1通信寄存器
它控制通道的选择。在上电和复位之后,器 件等待对其通信寄存器的写操作。写至寄存器的数据决定对器件的下一次操作是读还是写,并决 定对哪一个寄存器发生读或写操作。随后对所选择的寄存器的读或写(一般数据寄存器不进行写 操作 )操作。一旦完成后续的对所选择寄存器的读和写操作,接口便返回到等待对通信寄存器写 操作的状态。因此,所有与器件的通信必须从对通信寄存器的写操作开始。另外,通过读通信寄 存器还可以获取DRDY的状态。该寄存器的格式为表1。
表中0/DRDY对于写操作,必须把0写入该 位,否则写将无效。对于读操作,该位将提供器件的DRDY标志,它与芯片的DRDY输出引脚相同。
RS2~RS0为寄存器选择位,对该寄存器写 时,由这3位决定对8个片内寄存器中哪一个发生下一次的读或写操作。RS2为最高位,RS0为最 低位,RS2RS1RS0从000至111分别对应通信寄存器,模式寄存器,滤波器高寄存器,滤波器低 寄存器,测试寄存器,数据寄存器,零刻度校准寄存器,满刻度校准寄存器。
CH2~CH0为通道选择。这3个位选择用作转 换或用作访问校准系数的通道,如表2。
3.2模式寄存器
它是8位寄存器,可从中读出数据或把数据写 入其中,寄存器格式如表3。
表3中MD2~MD0为AD7714的工作模式选择位。MD2为最高位,MD0为最低位,MD2、MD1、MD0从000至111分别对应正常模 式、自校准、零刻度系统校准、满刻度系统校准、系统失调校准、背景校准、零刻度自校准、 满刻度自校准;
G2~G0为增益设置。G2、G1、G0从000至111分别对应的增益为1、2、4、8、16、32、 64、128。
BO为烧断电流。上电或复位状态为0。此位 为1时烧断电流连接至所选的模拟输入对,一个连接到AIN(+)输入端,一个连接到AIN( -)输入端。
FSYNC为滤波器同步。此位为高电平时,数 字滤波器的结点、滤波器控制逻辑、校准控制逻辑以及模拟调制器均保持在其复位状态。此位为 低电平时,调制器和滤波器开始处理数据。
3.3滤波器寄存器
由滤波器高寄存器和滤波器低寄存器两个8位 的寄存器构成(格式分别为表4,表5),它们都可读写。
模拟前端 传感器 滤波器 电路 电流 电压 模拟电路 相关文章:
- 适合高效精密控制的高速、高精度、低功耗ADC(05-24)
- 模拟前端模/数转换器的三种类型(05-08)
- 用于双极性输入的125 MSPS单电源直流耦合型模拟前端解析(06-15)
- 传感器系统设计的捷径(09-06)
- 24位低功耗模拟前端-ADS131E08 解决方案(07-29)
- DSL模拟前端中高速运算放大器的应用(11-21)