如何避免放大器电路设计中的常见问题

为它是一个输入端。所以使设计工程师一般总想在仪表放大器的参考端引脚接入一个高阻抗源，例如一只电阻分压器。这在某些类型仪表放大器的使用中会产生严重误差（见图8）。

图8. 错误地使用一个简单的电阻分压器直接驱动3运放仪表放大器的参考电压引脚

例如，流行的仪表放大器设计配置使用上图所示的三运放结构。其信号总增益为

参考电压输入端的增益为1（如果从低阻抗电压源输入）。但是，在上图所示的电路中，仪表放大器的参考输入端引脚直接与一个简单的分压器相连。这会改变减法器电路的对称性和分压器的分压比。这还会降低仪表放大器的共模抑制比及其增益精度。然而，如果接入R4, 那么该电阻的等效电阻会变小，减小的电阻值等于从分压器的两个并联支路看过去的阻值（50 kΩ），该电路表现为一个大小为电源电压一半的低阻抗电压源被加在原值R4上，减法器电路的精度保持不变。

如果仪表放大器采用封闭的单封装形式（一个IC），则不能使用这种方法。此外，还要考虑分压电阻器的温度系数应该与R4和减法器中的电阻器保持一致。最终，参考电压将不可调。另一方面，如果尝试减小分压电阻器的阻值使增加的电阻大小可忽略，这样会增大电源电流的消耗和电路的功耗。在任何情况下，这种笨拙的方法都不是好的设计方案。

图9示出了一个更好的解决方案，在分压器和仪表放大器参考电压输入端之间加一个低功耗运算放大器缓冲器。这会消除阻抗匹配和温度系数匹配的问题，而且很容易对参考电压进行调节。

图9. 利用低输出阻抗运算放大器驱动仪表放大器的参考电压输入端

当从电源电压利用分压器为放大器提供参考电压时应保证PSR性能

一个经常忽视的问题是电源电压VS的任何噪声、瞬变或漂移都会通过参考输入按照分压比经过衰减后直接加在输出端。实际的解决方案包括旁路滤波以及甚至使用精密参考电压IC产生的参考电压，例如ADR121，代替VS分压。

当设计带有仪表放大器和运算放大器的电路时，这方面的考虑很重要。电源电压抑制技术用来隔离放大器免受其电源电压中的交流声、噪声和任何瞬态电压变化的影响。这是非常重要的，因为许多实际电路都包含、连接着或存在于只能提供非理想的电源电压的环境之中。另外电力线中的交流信号会反馈到电路中被放大，而且在适当的条件下会引起寄生振荡。

现代的运算放大器和仪表放大器都提供频率相当低的电源电压抑制（PSR）能力作为其设计的一部分。这在大多数工程师看来是理所当然的。许多现代的运算放大器和仪表放大器的PSR指标在80～100dB以上，可以将电源电压的变化影响衰减到1/10,000~1/100,000。甚至最适度的40 dB PSR的放大器隔离对电源也可以起到1/100的抑制作用。不过，总是需要高频旁路电容（正如图1~7所示）并且经常起到重要作用。

此外，当设计工程师采用简单的电源电压电阻分压器并且用一只运算放大器缓冲器为仪表放大器提供参考电压时，电源电压中的任何变化都会通过该电路不经衰减直接进入仪表放大器的输出级。因此，除非提供低通滤波器，否则IC通常优良的PSR性能会丢失。

在图10中，在分压器的输出端增加一个大电容器以滤除电源电压的变化并且保证PSR性能。滤波器的-3 dB极点由电阻器R1/R2并联和电容器C1决定。-3 dB极点应当设置在最低有用频率的1/10处。

图10. 保证PSR性能的参考端退耦电路

上面示出的CF试用值能够提供大约0.03 Hz的-3 dB极点频率。接在R3两端的小电容器（0.01 µF）可使电阻器噪声最小。

该滤波器充电需要时间。按照试用值，参考输入的上升时间应是时间常数的几倍（这里T = R3Cf = 5 s），或10~15s。

图11中的电路做了进一步改进。这里，运算放大器缓冲器起到一个有源滤波器的作用，它允许使用电容值小很多的电容器对同样大的电源退耦。此外，有源滤波器可以用来提高Q值从而加快导通时间。

图11. 将运算放大器缓冲器接成有源滤波器驱动仪表放大器的参考输入引脚

测试结果：利用上图所示的元件值，施加12 V电源电压，对仪表放大器的6 V参考电压提供滤波。将仪表放大器的增益设置为1，采用频率变化的1 VP-P正弦信号调制12 V电源。在这样的条件下，随着频率的减小，一直减到大约8 Hz时，我们在示波器上看不到AC信号。当对仪表放大器施加低幅度输入信号时，该电路的测试电源电压范围是4 V到25 V以上。电路的导通时间大约为2 s。

单电源运算放大器电路的退耦

最后，单电源运算放大器电路需要偏置共模输入电压幅度以控制AC信号的正向摆幅和负向摆幅。当从电源电压利用分压器提供偏置电压时，为了保证PSR的性能就