DVB-C解交织器的FPGA实现

结语
　　
虽然采用卷积交织会在刚开始传输数据的时候输出一些无效数据，在系统中引入一定的延时，但是它能把突发干扰造成的突发错误分散成随机错误，利于RS纠错，这样一权衡，有延时也是很值得的。本文利用EDA工具完成解交织器的设计，并且采用Verilog和原理图协同输入的设计方法，大大提高了设计效率。这里设计的解交织器具有通用性，如果要用不同深度I和基数M的解交织器，只要重设程序里的参数值就可以了，非常方便。