基于FPGA的USB接口IP核设计
时间:03-13
来源:互联网
点击:
3 系统仿真与实现
设计中包含了UTM,SIE,并根据协议写出了含有设备描述符的ROM。这样IP具有USB接口的功能,可以作为一个USB设备与主机进行通信。根据USB协议,模拟主机动作编写Testbench,它主要由模拟主机数据包(Send Data),Stuffing检测,CRC校验检错等来仿真。仿真波形,如图5所示。
最后将电路用ASIC实现。采用0.35μm CMOS工艺实现后端设计,数字电路采用单元库自动布线,模拟电路手工绘制版图,并进行DRC和LVS检查,最终版图预览图,如图8所示,芯片面积为1.2 ms2;经过后仿真得出:工作频率为120 MHz,工作电流9 mA,静态电流40μA。工作频率可以实现高速USB协议的要求,功耗、电流等参数也符合设计要求。
本设计与国内其他的研究结果进行比饺,如表1所示。
从表1中对表可以看出,本设计在满足频率(FX8>480 MHz)的条件下,精简了多个单元,节省了资源,完全符合USB协议的要求。将IP下载到FPGA中与主机通信,主机能正确读出设备描述符和正确完成其他操作,并在主机端显示USB2.0 Device。进一步证明了设计的正确性和实用性。
4 结束语
文中介绍了基于USB协议层模块的设计,最后在Modelsim6.0下仿真和ISE9.1进行了综合,采用Xilinx Spartan3E的XC3S1OOE进行FPGA验证,并利用0.35μm CMOS工艺进行系统的后端设计。实现了工作频率120 MHz,功耗30 mW。
结果表明,设计的USB协议层模块各功能达到了预期目标、整体性能良好。此IP core可以广泛应用于各种USB设备接口、通信转接器件,也可以集成在SOC中,作为系统芯片总线接口。文中设计的USB IP已成功地应用于两款USB设备端的接口控制芯片(USB转PS/2接口IC和USB集线器IC),在实际应用中性能可靠、速度稳定,而且价格低廉。
参考文献
1. 杨登峰.基于FPGA的USB芯片设计[J].微电子与计算机,2004,21(6):39-41.
2. Compaq,Intel,Philips,et al.Universal Serial Bus Specification Revision2.0[EB/OL].(2000-04-27)[2009-01-09]http://www.usb.org.
3. 刘波.精通VerilogHDL语言编程[M].北京:电子工业出版社,2007.
4. 肖踞雄.USB技术及应用设计[M].北京:清华大学出版社,2003.
5. 邵贝贝,刘慧银.微控制器原理与开发技术[M].北京:清华大学出版社,1997.
6. 张弘.USB接口设计[M].西安:西安电子科技大学出版社,2002.
7. ColI M H,Gardiner C.Principles of IP Based Design IP Forum Munich[M].Newyork:Mchell Press,2001.
8. 崇华明,周彩宝.AMBA总线与USB1.1总线的桥接功能模块的硬件设计[J].计算机工程,2003,29(4):148-150.
9. 沈戈.基于IP核的SoC设计方法及其应用的研究[D].西安:西北工业大学,2002.
10. 迈舍尔公司.USB系统体系[M].2版.孟文,译.北京:中国电力出版社,2003.
作者:姚成宇 唐宁 汪洋 (桂林电子科技大学,信息与通信学院,广西,桂林,541004)
来源:电子科技 2009(12)
设计中包含了UTM,SIE,并根据协议写出了含有设备描述符的ROM。这样IP具有USB接口的功能,可以作为一个USB设备与主机进行通信。根据USB协议,模拟主机动作编写Testbench,它主要由模拟主机数据包(Send Data),Stuffing检测,CRC校验检错等来仿真。仿真波形,如图5所示。
最后将电路用ASIC实现。采用0.35μm CMOS工艺实现后端设计,数字电路采用单元库自动布线,模拟电路手工绘制版图,并进行DRC和LVS检查,最终版图预览图,如图8所示,芯片面积为1.2 ms2;经过后仿真得出:工作频率为120 MHz,工作电流9 mA,静态电流40μA。工作频率可以实现高速USB协议的要求,功耗、电流等参数也符合设计要求。
本设计与国内其他的研究结果进行比饺,如表1所示。
从表1中对表可以看出,本设计在满足频率(FX8>480 MHz)的条件下,精简了多个单元,节省了资源,完全符合USB协议的要求。将IP下载到FPGA中与主机通信,主机能正确读出设备描述符和正确完成其他操作,并在主机端显示USB2.0 Device。进一步证明了设计的正确性和实用性。
4 结束语
文中介绍了基于USB协议层模块的设计,最后在Modelsim6.0下仿真和ISE9.1进行了综合,采用Xilinx Spartan3E的XC3S1OOE进行FPGA验证,并利用0.35μm CMOS工艺进行系统的后端设计。实现了工作频率120 MHz,功耗30 mW。
结果表明,设计的USB协议层模块各功能达到了预期目标、整体性能良好。此IP core可以广泛应用于各种USB设备接口、通信转接器件,也可以集成在SOC中,作为系统芯片总线接口。文中设计的USB IP已成功地应用于两款USB设备端的接口控制芯片(USB转PS/2接口IC和USB集线器IC),在实际应用中性能可靠、速度稳定,而且价格低廉。
参考文献
1. 杨登峰.基于FPGA的USB芯片设计[J].微电子与计算机,2004,21(6):39-41.
2. Compaq,Intel,Philips,et al.Universal Serial Bus Specification Revision2.0[EB/OL].(2000-04-27)[2009-01-09]http://www.usb.org.
3. 刘波.精通VerilogHDL语言编程[M].北京:电子工业出版社,2007.
4. 肖踞雄.USB技术及应用设计[M].北京:清华大学出版社,2003.
5. 邵贝贝,刘慧银.微控制器原理与开发技术[M].北京:清华大学出版社,1997.
6. 张弘.USB接口设计[M].西安:西安电子科技大学出版社,2002.
7. ColI M H,Gardiner C.Principles of IP Based Design IP Forum Munich[M].Newyork:Mchell Press,2001.
8. 崇华明,周彩宝.AMBA总线与USB1.1总线的桥接功能模块的硬件设计[J].计算机工程,2003,29(4):148-150.
9. 沈戈.基于IP核的SoC设计方法及其应用的研究[D].西安:西北工业大学,2002.
10. 迈舍尔公司.USB系统体系[M].2版.孟文,译.北京:中国电力出版社,2003.
作者:姚成宇 唐宁 汪洋 (桂林电子科技大学,信息与通信学院,广西,桂林,541004)
来源:电子科技 2009(12)
USB 总线 Cypress 集成电路 电路 CSR 仿真 CMOS 模拟电路 电流 FPGA Xilinx 电子 Verilog SoC 相关文章:
- 实现WUSB设备控制器的设计考虑因素(09-12)
- 基于USB2.0的高速无线数传接收设备的数据接收存储方法(09-09)
- 四种短距离无线监控解决方案的性能对比(09-16)
- Wibree:一个可供选择的新无线联网技术(11-07)
- TI 单芯片手机多媒体电话解决方案(12-01)
- 蓝牙技术硬件实现模式分析(01-11)