微波EDA网,见证研发工程师的成长! 2025婵犵數濮烽弫鍛婃叏閻戣棄鏋侀柛娑橈攻閸欏繘鏌熺紒銏犳灍闁稿骸顦…鍧楁嚋闂堟稑顫岀紓浣哄珡閸パ咁啇闁诲孩绋掕摫閻忓浚鍘奸湁婵犲﹤鎳庢禍鎯庨崶褝韬┑鈥崇埣瀹曠喖顢橀悙宸€撮梻鍌欑閹诧繝鎮烽妷褎宕叉慨妞诲亾鐎殿喖顭烽弫鎰緞婵犲嫷鍚呴梻浣瑰缁诲倸螞椤撶倣娑㈠礋椤撶姷锛滈梺缁樺姦閸撴瑩宕濋妶鍡欑缁绢參顥撶弧鈧悗娈垮枛椤兘骞冮姀銈呭窛濠电姴瀚倴闂傚倷绀侀幉锟犲箰閸℃稑宸濇い鏃傜摂閸熷懐绱撻崒姘偓鎼佸磹閻戣姤鍤勯柤鎼佹涧閸ㄦ梹銇勯幘鍗炵仼闁搞劌鍊块弻娑㈩敃閿濆棛顦ラ梺钘夊暟閸犳牠寮婚弴鐔虹闁绘劦鍓氶悵鏇㈡⒑缁嬫鍎忔俊顐g箞瀵鈽夊顐e媰闂佸憡鎸嗛埀顒€危閸繍娓婚柕鍫濇嚇閻涙粓鏌熼崙銈嗗04闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁炬儳缍婇弻鐔兼⒒鐎靛壊妲紒鎯у⒔閹虫捇鈥旈崘顏佸亾閿濆簼绨奸柟鐧哥秮閺岋綁顢橀悙鎼闂侀潧妫欑敮鎺楋綖濠靛鏅查柛娑卞墮椤ユ艾鈹戞幊閸婃鎱ㄩ悜钘夌;闁绘劗鍎ら崑瀣煟濡崵婀介柍褜鍏涚欢姘嚕閹绢喖顫呴柍鈺佸暞閻濇洟姊绘担钘壭撻柨姘亜閿旇鏋ょ紒杈ㄦ瀵挳濮€閳锯偓閹风粯绻涙潏鍓хК婵炲拑绲块弫顔尖槈閵忥紕鍘遍梺鍝勫暊閸嬫挻绻涢懠顒€鏋涢柣娑卞櫍瀵粙顢樿閺呮繈姊洪棃娑氬婵炶绲跨划顓熷緞婵犲孩瀵岄梺闈涚墕濡稒鏅堕柆宥嗙厱閻庯綆鍓欐禒閬嶆煙椤曞棛绡€濠碉紕鍏橀崺锟犲磼濠婂啫绠洪梻鍌欑閹碱偄煤閵娾晛纾绘繛鎴欏灩閻掑灚銇勯幒鍡椾壕濠电姭鍋撻梺顒€绉撮悞鍨亜閹哄秷鍏岄柛鐔哥叀閺岀喖宕欓妶鍡楊伓09闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁炬儳缍婇弻鐔兼⒒鐎靛壊妲紒鎯у⒔閹虫捇鈥旈崘顏佸亾閿濆簼绨奸柟鐧哥秮閺岋綁顢橀悙鎼闂侀潧妫欑敮鎺楋綖濠靛鏅查柛娑卞墮椤ユ艾鈹戞幊閸婃鎱ㄩ悜钘夌;闁绘劗鍎ら崑瀣煟濡崵婀介柍褜鍏涚欢姘嚕閹绢喖顫呴柍鈺佸暞閻濇牠姊绘笟鈧埀顒傚仜閼活垱鏅堕幍顔剧<妞ゆ洖妫涢崚浼存懚閺嶎灐褰掓晲閸噥浠╁銈嗘⒐濞茬喎顫忓ú顏呭仭闁规鍠楅幉濂告⒑閼姐倕鏋傞柛搴f暬楠炲啫顫滈埀顒勫春閿熺姴绀冩い蹇撴4缁辨煡姊绘担铏瑰笡闁荤喆鍨藉畷鎴﹀箻缂佹ḿ鍘遍梺闈浨归崕鎶藉春閿濆洠鍋撳▓鍨灈妞ゎ參鏀辨穱濠囧箹娴e摜鍘搁梺绋挎湰閻喚鑺辨禒瀣拻濞达絽鎳欒ぐ鎺戝珘妞ゆ帒鍊婚惌娆撴煙鏉堟儳鐦滈柡浣稿€块弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁炬儳缍婇弻鐔兼⒒鐎靛壊妲紒鎯у⒔閹虫捇鈥旈崘顏佸亾閿濆簼绨奸柟鐧哥秮閺岋綁顢橀悙鎼闂侀潧妫欑敮鎺楋綖濠靛鏅查柛娑卞墮椤ユ艾鈹戞幊閸婃鎱ㄩ悜钘夌;闁绘劗鍎ら崑瀣煟濡崵婀介柍褜鍏涚欢姘嚕閹绢喖顫呴柣妯荤垹閸ャ劎鍘遍柣蹇曞仜婢т粙鎮¢姘肩唵閻熸瑥瀚粈鈧梺瀹狀潐閸ㄥ潡銆佸▎鎴犵<闁规儳澧庣粣妤呮⒒娴e憡鍟炴い顓炴瀹曟﹢鏁愰崱娆屽亾濞差亝鍊垫鐐茬仢閸旀碍绻涢懠顒€鈻堢€规洘鍨块獮姗€鎳滈棃娑欑€梻浣告啞濞诧箓宕滃☉銏℃櫖婵炴垯鍨洪埛鎴︽煕濞戞ǚ鐪嬫繛鍫熸礀閳规垿鎮欑拠褑鍚梺璇″枙閸楁娊銆佸璺虹劦妞ゆ巻鍋撻柣锝囧厴瀹曞ジ寮撮妸锔芥珜濠电姰鍨煎▔娑㈩敄閸℃せ鏋嶉悘鐐缎掗弨浠嬫煟濡櫣浠涢柡鍡忔櫅閳规垿顢欓懞銉ュ攭濡ょ姷鍋涢敃銉ヮ嚗閸曨垰绠涙い鎺戝亰缁遍亶姊绘担绛嬫綈鐎规洘锕㈤、姘愁樄闁哄被鍔戞俊鍫曞幢閺囩姷鐣鹃梻渚€娼ч悧鍡欌偓姘煎灦瀹曟鐣濋崟顒傚幈濠电偛妫楃换鎴λ夐姀鈩冨弿濠电姴鎳忛鐘电磼鏉堛劌绗掗摶锝夋煠婵劕鈧倕危椤掑嫭鈷掑ù锝呮嚈瑜版帗鏅濋柕鍫濇嫅閼板潡姊洪鈧粔鎾倿閸偁浜滈柟鍝勭Х閸忓矂鏌涢悢鍝ュ弨闁哄瞼鍠栧畷娆撳Χ閸℃浼�濠电姷鏁告慨鐑藉极閸涘﹥鍙忛柣鎴f閺嬩線鏌涘☉姗堟敾闁告瑥绻橀弻锝夊箣閿濆棭妫勯梺鍝勵儎缁舵岸寮婚悢鍏尖拻閻庨潧澹婂Σ顔剧磼閻愵剙鍔ゆい顓犲厴瀵鏁愭径濠勭杸濡炪倖甯婇悞锕傚磿閹剧粯鈷戦柟鑲╁仜婵″ジ鏌涙繝鍌涘仴鐎殿喛顕ч埥澶愬閳哄倹娅囬梻浣瑰缁诲倸螞濞戔懞鍥Ψ瑜忕壕钘壝归敐鍛儓闂夊顪冮妶搴′簻妞わ箑鐏氭穱濠囨偨缁嬭法顦板銈嗙墬濮樸劑鎮块埀顒勬⒒娴e憡鍟為柟鍝ュ厴閹虫宕奸弴鐐磋緢闂佺粯岣块弫鍝ュ閽樺褰掓晲閸涱喗鍎撳銈呴閻倿寮诲☉銏犖╅柕澹啰鍘介柣搴㈩問閸犳牠鈥﹂柨瀣╃箚闁归棿绀侀悡娑㈡煕鐏炲墽鐓紒銊ょ矙濮婄粯鎷呴崨闈涚秺瀵敻顢楅崒婊呯厯闂佺鎻€靛矂寮崒鐐寸叆闁绘洖鍊圭€氾拷
首页 > 通信和网络 > 通信网络技术文库 > 利用串行RapidIO交换机设计模块化无线基础系统

利用串行RapidIO交换机设计模块化无线基础系统

时间:03-12 来源:互联网 点击:
无线服务提供商期望引进的无线基础系统具有更高的性能以及更低的成本,这将推动对标准的或现成元件不断提高的要求,同时力求使这些器件在系统生命周期的最初时期就具有尽可能高的性能。开放标准,特别是串行RapidIO为开发者提供了合适的工具,可满足由ATCA、GbE和PCI Express等其它标准作为补充,由硬件和软件解决方案组成的广泛的生态系统需求。

本文将讨论串行RapidIO交换机结构,特别是新型IDT预处理交换(PPS)在支持DSP、FPGA或ASIC等关键元件在无线基础设施解决方案的开发方面的优势。这可以通过一个针对未来基带卡 (baseband card)的理想架构来展示,基带卡是无线设备供应商试图改善性能并降低成本的关键部分之一。我们将详细讨论这个关键系统,以及与这些新系统有关的板卡级问题,并为设计者提出利用集中式基带交换机(baseband switch)的并行功能来获得最高性能效率的建议。

基站收发信台架构

图1显示了一个近乎理想的基站收发信台(BTS)架构,可支持串行RapidIO互连,提供一个可支持CPU、DSP、FPGA或ASIC的结构。在这种类型的架构中,设计者在各种处理端点(endpoint)之间分配主要应用任务的功能划分方面有广泛的灵活性。该架构也易于支持扩展,有助于满足具体应用根据性能和成本要求对端点数量的增减处理。

基带交换机是基带卡的核心。它可以把DSP与基带处理器连接起来,例如用于CDMA系统的码片率处理器(CRP)。如果DSP可以进行码片率处理等,就可以简化FPGA或ASIC,甚至在某些情况下就可以不再使用。

此时,它也可以获得串行RapidIO带给应用固有的元件级和板卡级互连的好处。无线基站里的DSP刀片需要高度简化和高速互连,来进行数据传输和协议管理。这些计算密集的嵌入式应用需要系统在信号处理器和紧密连接的DSP阵列之间快速移动数据,开放标准串行RapidIO规范专门可满足高性能嵌入式系统的需求。

闂傚倸鍊搁崐鎼佸磹閹间礁纾归柟闂寸绾惧綊鏌熼梻瀵割槮缁惧墽鎳撻—鍐偓锝庝簼閹癸綁鏌i鐐搭棞闁靛棙甯掗~婵嬫晲閸涱剙顥氬┑掳鍊楁慨鐑藉磻濞戔懞鍥偨缁嬪灝鐎俊銈忕到閸燁偆绮诲☉妯忓綊鏁愰崨顔跨缂備礁顑勯懗鍓佹閹捐纾兼慨姗嗗厴閸嬫捇鎮滈懞銉モ偓鍧楁煥閺囨氨鍔嶉柟鍐茬焸濮婄粯鎷呴崨濠傛殘闂佽崵鍠嗛崕鎶藉箲閵忕媭娼ㄩ柍褜鍓欓锝嗙節濮橆厼浜滅紒鐐妞存悂寮查鍕拺闁圭ǹ娴风粻鎾寸箾鐠囇呭埌閺佸牊淇婇妶鍛櫤闁稿鍓濈换婵囩節閸屾稑娅e銈忕到閵堟悂骞冩禒瀣垫晬婵炴垶蓱鐠囩偤姊虹拠鈥虫灍闁荤噦濡囬幑銏犫攽鐎n亞鍊為梺闈浤涢崘銊ヮ洭濠电姷鏁告慨鐑藉极閹间礁纾规い鏍仜閻掑灚銇勯幒鎴濐仼缁炬儳顭烽弻鐔煎礈瑜忕敮娑㈡煟閹惧娲撮柟顔筋殜閺佹劖鎯旈垾鑼晼濠电姭鎷冮崘顏冪驳闂侀€涚┒閸斿秶鎹㈠┑瀣窛妞ゆ洖鎳嶉崫妤呮⒒娴e憡璐¢柟铏尵閳ь剚姘ㄦ晶妤佺┍婵犲洤绠瑰ù锝堝€介妸鈺傜叆闁哄啠鍋撻柛搴$-缁辩偤骞掑Δ浣叉嫽闂佺ǹ鏈悷銊╁礂瀹€鍕厵闁惧浚鍋呭畷宀€鈧娲滈弫璇差嚕娴犲鏁囬柣鎰問閸炵敻姊绘担鑺ョ《闁革綇绠撻獮蹇涙晸閿燂拷...
图1:灵活的架构可以根据需要增加或减少CRP/DSP。

传统上,基带卡都是使用外部存储器接口等简单接口在芯片之间进行数据或采样(sample)的传输。这种方法对软件的要求很高,因为它是一种“拉” 式接口,其双向特性会使带宽利用率降低到25%。

为了确保基带卡可以扩展到更高速度,设计者需要一种新的串行接口。这种串行接口必须比存储器接口更智能。同时,它也必须具有初始化和与多处理模块通信的能力。该功能需要基带卡上有可自动识别和初始化的器件,以及使这些器件可以灵活通信的协议。该协议必须支持确认的和非确认的推拉式通信和带内中断,以便访问软件。开发基带算法软件本身就是一个挑战性的工作。理想的协议将使软件程序员不必再重复开发一个通信协议。

如上所述,串行RapidIO是专为满足这些需求而量身定制的,Altera、飞思卡尔、 IDT、TI和赛灵思等公司都已提供了各种集成电路。串行RapidIO也可为图1中描述的基带架构的开发提供支持。

串行 RapidIO标准补充了开放式基站架构发起组织(OBSAI)、通用公共无线电接口(CPRI)和先进电信计算架构(ATCA)带给机箱和系统级的模块化优势,这是通过将这些优势扩展到板卡和元件级实现的。OBSAI和CPRI都没有规定基站设计中的线卡接口。

此外,串行 RapidIO对DSP集群高度灵活的支持使设计者可以具有成本效益的方式开发极其灵活和可扩展的架构,这种方式在初期不能被简单地复制,是一种基于 FPGA或ASIC的设计。例如,基站设计者可采用串行RapidIO为宏蜂窝应用开发一个DSP密集的系统,实现新技术的快速应用,以支持更大的区域覆盖。然后重复利用原来设计中的绝大部分,用于微蜂窝或微微蜂窝环境的小规模解决方案,这样就可以具有成本效益的方式满足预期的饱和度及密度。

最重要的是,串行RapidIO可通过集成控制和数据流量,将简单而耗时的任务从处理器卸载,以及区分高低优先级数据流量来简化处理器之间的通信。

回到图1的架构,基带交换机也可通过CPRI/OBSAI或使用专用接口(基于LVDS)连接射频卡,该接口通常可支持高速采样流量。速率可高达 3,072Mbps(CPRI定义),且该系统可支持多种形式的类似链路,通常每个射频卡可对应一个链路。

在上行链路端,来自射频卡的采样被分发到处理模块中。对于基于CDMA的系统,这些采样被传输到CRP中。传输过程中,采样也会根据处理器或算法的需求进行格式化。本文后半部分将详细介绍这种格式化。

一旦码片率处理完成,多个CRP中出现的用户通道就开始进行符号率处理(如前向纠错、语音处理等)。由于采样被转换成位,而且CDMA的去扩频功能已经完成,该功能需要的带宽更低。此时,这个“符号”信息需要从CRP转换到DSP。当DSP完成符号率处理后,信息包必须转换成传输模块转交给网络的上层。这两种交换操作均由基带交换机执行。

鐏忓嫰顣舵稉鎾茬瑹閸╃顔勯弫娆戔柤閹恒劏宕�

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top