基于赛灵思FPGA的数字频域干扰抵消器

WCDMA同步算法

　　对于任何一个系统，要进行正常的运作都必须首先保证系统的同步。WCDMA的小区搜索分为三个阶段，即主同步、辅同步和导频搜索三个阶段[5]。主同步利用PSC码对接收到的主同步信道数据(PSCH)做相关，根据相关峰值的位置确定时隙头。在主同步完成之后，辅同步阶段可以确定帧头位置和当前小区使用的扰码组号。方法是用辅同步码(SSC)去做相关。最后一个阶段是导频搜索，利用已经得到的扰码组号和帧头信息，遍历一个主扰码组所有的8个可能主扰码，分别和导频信道(CPICH)做相关。根据最大的相关值最终确定扰码号。可见，经过WCDMA的三步同步，就可以得到当前小区的主扰码号和帧同步信息。三步同步的流程图如图4所示。

　　由于同步模块收到的信号为4采样的，而同步模块内部的搜索过程只需利用单采样的数据，因此先要对过采样的信号进行下采样。另外，为了对发送信号源进行匹配，将接收到的信号首先经过根号升余弦匹配滤波器，然后再下采样到码片速率，如B点所示。

　　仿真和测试结果

　　仿真结果

　　首先，经过功率谱密度图(PSD)验证，经过AIC的输出信号PSD曲线和发送信源PSD曲线基本一致。图5给出了信干比为-10dB时算法的定点仿真结果。

　　具体而言，在没有AIC的情况下，输出信号频谱主瓣内的波动较大，而且主瓣下降dB值减小。采用AIC后，输出信号频谱主瓣内的波动基本得以改善，并且下降dB值也基本等于原来输入信源的下降dB值，表明AIC性能良好。

　　其次，通过量化指标EVM进行比较[3]，图6给出了信干比为-10dB时的EVM指标，可以看出，AIC算法可有效抵消干扰，改善星座图。

　　硬件测试说明

　　在硬件实现时，利用的开发平台为Virtex II Board。其中V2P30芯片FPGA具有136个硬核乘法器和块RAM，可满足自适应滤波算法以及大点数的FFT变换需要大量的乘法器和存储器的需求。此外，大量的Slice可实现小区搜索模块以及相关测试平台的建立。

　　此外，对于简易的视频测试平台，利用VGA接口完成测试平台，进行最终的测试验证。XUP Virtex II PRO板卡带有高精度的DAC芯片FMS3818，能达到预期目的。软件开发选用了ISE8.2.03i，相应的Chipscope为8.2版本。

　　硬件系统需要实现频域AIC、小区同步搜索、WCDMA信源发生器、测试平台4大模块。其中AIC模块可划分为大点数的FFT变换以及相应的串并、并串转换等主要功能。将设计分为5个大的模块：顶层模块、AIC 处理模块、信源发生器、小区搜索以及测试平台。FFT模块利用赛灵思公司的IP Core(知识产权核)来完成;串并、并串可以利用块RAM实现;数据处理模块尽可能地使用SRL16结构来实现，以节省资源。

　　系统测试按照由部分到整体的思路来完成，首先对各个模块进行单独测试，再将部分模块组合起来完成测试，最后再对整体系统进行测试。这样，可以将错误及早发现并将其消灭在起步阶段。测试主要依靠ChipScope来完成，利用其采集数据，再把数据导入MATLAB中，和定点仿真、ModelSim 输出结果进行比较，完成数据分析，从而确保芯片的运行结果和仿真结果是相同的。在测试中，全部以方波测试平台为基准。

　　参考文献：

　　[1]Widow B, et al, Adaptive noise canceling: principles and applications, Proceedings of the IEEE. 1975,63:1692-1716

　　[2]Shankar S. Transform Domain LMS Algorithm, IEEE Transactions on acoustics, Speech, and Signal processing. 1983, ASSP-31(3)

　　[3]田耘,徐文波,等.无线通信FPGA设计[M].北京:电子工业出版社,2008

　　[4]Haykin S. Adaptive Filter Theory[M].北京:电子工业出版社(影印版),2002

　　[5]3GPP，TS 25.101，V4.0.0，UE Radio Transmission and Reception (FDD), 2001