微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 数字基带芯片揭秘:高灵敏度接收机跟踪环路设计

数字基带芯片揭秘:高灵敏度接收机跟踪环路设计

时间:07-12 来源:互联网 点击:

载波的同步包括了捕获和跟踪两个过程,载波捕获即多普勒频移的粗略估计已由快捕通道的捕获算法完成,而精确的载波相位及多普勒频移跟踪则通过反馈跟踪控制环路实现。本方案采用一种非相干的FLL环--叉积自动频率跟踪环(CPAFC)加锁相跟踪算法作为载波跟踪方法。在通过捕获算法进行伪码捕获后,载波多普勒频移范围被"牵引"到了500 Hz,为了使多普勒频移进入叉积鉴频器的线性工作范围,算法上首先采用叉积鉴频器将频率从几百赫兹降到几赫兹,然后利用锁相环进行精确的频率跟踪。

  叉积自动频率跟踪环鉴频算法为:

  

  假定连续量测过程中调制数据位不变,即有D(k)D(k - 1) = 1.在预检积分时间内载体机动造成的频率偏移可视为恒值,则有Δfd ≡ Δfd (k) = Δfd (k - 1) 成立。而由于Φk = Δfd (k) - tk + Φ0 ,则:

  

  输出与单位时间间隔内的相位变化成正比,可以用此输出量控制载波DCO 以达到频率跟踪的目的。该算法上要求在同一数据位内计算,在信噪比较低的情况下仍能取得较好的性能[7]。

  设定相干积分时间为20 ms,载波固定频偏为2 Hz,环路带宽为10 Hz,当输入信号由-140 dBm 减弱至-160 dBm 时的仿真效果图如图2~图5所示。

  由图2~图5 可知,当输入信号功率小于-150 dBm时,采用传统的环路跟踪策略已经不能实现稳定的跟踪,必须要设计新的跟踪方法。

  

  

  2 高灵敏的跟踪环路设计

  在现有多款GPS、BD、GLONASS接收机基带算法和电路基础上,利用GNSS 研发平台和开发板,进一步试验和验证提高接收机自主灵敏度的方法。采用共用式匹配滤波器和相关器等灵活高效的电路结构,匹配滤波器用于搜索和捕获,相关器用于跟踪。不同通道、GPS和北斗二号分时共用同一匹配滤波器和相关器,以电路速度换取电路规模等手段,提高了系统的处理能力,从而达到了提高捕捉灵敏度,减小启动时间,减少伪捕捉现象,减小电路规模等目的。

  算法上,采用了相干积分与非相干积分相结合的办法实现弱信号捕捉与跟踪。相干积分的效率高于非相干积分,但相干积分受比特符号反转的限制,且会减小频率搜索的步长,相干积分时间难以很长,所以只能采用相干积分与非相干积分相结合的办法,可将总的积分时间增加到秒级,以达到高灵敏度的目的。

  依照如图6所示将经典载波跟踪环做出修改,核心思想是将传统的单点积分数据转化成一列数据,对该数据进行FFT变换后,可提高载波频率的估计精度,从而提高系统的跟踪灵敏度,基本达到了高灵敏度跟踪环路设计的要求。设定相干积分时间PIT=20 ms,预设频偏为20 Hz,当输入信号功率为-150~-160 dBm 时的仿真图如图8~图9所示。

  

  

  

  由图7~图9可知,在弱信号情况下,环路依旧具备较强的频率跟踪能力。

  3 结语

  本文基于数字基带芯片的研究背景,设计并实现了GPS和BD2载波跟踪环路设计。提供了一种高灵敏的载波跟踪环路的仿真与实现,是高灵敏度接收机实现的核心技术。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top