CMOS和TTL集成门电路多余输入端的处理方法

电平;如上拉管和下拉管都截止时，输出端就相当于浮空（没有电流流动），其电平随外部电平高低而定，即该门电路放弃对输出端电路的控制。

　　悬空

　　就是逻辑器件的输入引脚即不接高电平，也不接低电平。由于TTL逻辑器件的内部结构，当它输入引脚悬空时，相当于该引脚接了高电平。一般实际运用时，引脚不建议悬空，易受干扰。对于TTL或非门接地处理，对于TTL与非门可以悬空或接高电平。至于COMS不能悬空，那是因为COMS的栅极和衬底是被二氧化硅隔开，它比较脆弱，只能承受几百伏的电压，而静电能达到上千伏，COMS悬空时电压为VDD/2。

　　由于TTL集成电路的低电平驱动能力比高电平驱动能力大得多，所以常用低电平有效OC门输出的七段译码器来驱动。

　　本篇文章介绍了在逻辑IC中CMOS和TTL出现多余输入端的解决方法，并且对每种情况进行了较为详细的说明，希望大家能从本文得到有用的知识，解决输入端多余的问题。