解读SAR ADC驱动运算放大器选择

入端应用 5VPP 的信号时，要求运算放大器拥有强大的驱动能力，特别是在接近电源电压的情况下，尤为如此。以 2.5V 的偏移量，将信号电平从 5VPP 减小到 4.1VPP，将同时为正、负电源轨增加 450mV 的裕度。这种设置使运算放大器更易于在较高频率的情况下，提供令人满意的 THD。目前，ADC 等效输入负载处于线性区域，从而使运算放大器更易于为采样电容器充电。

　　需要考虑的另一个问题是：ADC 的满量程衰减。在常见的 ADC 产品说明书中可以发现，转换器的额定电源电压为 5V，其额定满量程 (FSR) 为一个 5VPP 的信号。请务必注意，ADC 的输入 FSR 取决于应用参考电压，您可以针对新的运行条件，对 FSR 进行调整。当使用的参考电压为 2.5V 时，对于德州仪器 (TI) ADS8361 而言，在 2.5V 或 5VPP 时 FSR 输入信号将为 ±2.5V。将参考电压调整为 2.048V 后，在 2.5V 或 4.1VPP 时，新的(调整后的)FSR 输入信号将为 ±2.048V。现在，在 4.1VPP 的输入信号中，我们就拥有了一个全 16 位的转换功能，而无需衰减动态范围。

　　 采集时间与吞吐率 (Throughput Rate) 之间的关系

　　当选择 ADC 时，其中最重要的参数就是速度或吞吐率。这一参数是采集(采样)时间和转换时间的组合。而转换时间是转换器设计和用以实现转换器功能的硅处理技术综合作用的结果。当转换时间的缩短超过产品说明书中规定的限额时，将严重影响 ADC 的性能。转换时间通常是因所采用的最大外部时钟的不同而不同的。另外，根据产品说明书中的有关说明，上佳的系统设计实践可将外部时钟保持在限额之内或将转换时间尽量缩短。另一方面，一般说来，延长转换时间并不能改善相关性能。

　　采集时间在 ADC 产品说明书中也作了明确的规定，采集时间决定着为采样电容器充电的快慢，以达到规定的吞吐率。在采集时间临近结束时，输入采样开关开启，转换过程随即开始。在转换周期即将结束时，从 ADC 所获得的数据等同于转换周期开始时(或采集周期结束时)采样电容器上的电压。请参阅图 7。

　　不论 ADC 性能表现的如何卓越，如果没有足够的时间对采样电容器进行全面的充电，那么转换结果将会出现与实际模拟输入信号不相符的情况。为了在系统设计期间控制上述参数，有两种方法可供选择：1)采用输出阻抗低、运行速度快的运算放大器，或 2)在 ADC 模拟输入端采用高截止频率的 RC 滤波器。这种方法可导致运算放大器稳定性方面的问题，同时会给输入模拟缓冲电路带来较大的噪声影响。或者，您也可以通过使用运行速度适中的运算放大器和较低截止频率的 RC 滤波器，来延长转换器的采集时间。

　　图 7：ADC 采集和转换周期

　　ADS8361 的吞吐率为 500 kSPS，最高的外部时钟频率为 10MHz。转换过程分为 16 个时钟周期，或需要 1.6µs 才能完成。其中只有 0.4µs 用于模拟输入信号采集过程。在满量程为 5V 的 16 位系统中，需要对 ADC 输入采样电容器进行充电，使其达到输入的信号电平值，并且误差小于 38µV。对驱动运算放大器而言，这是一项很有挑战性的工作：在 400ns 的时间内，将终值调整为小于 38µV。

　　这个问题可以通过延长采集时间来缓解。对于 ADS8361 而言，规定的转换时间是采集时间的四倍。如果将采集时间延长三倍或 300%，那么我们将可以获得转换器最高吞吐率的 70%，或 357 kSPS。与通过降低对输入信号缓冲电路的要求来获得相关益处的做法相比较而言，这种牺牲速度的做法是可取的。表 1 表明：作为外部时钟周期数的一个函数，ADS8361 采集时间的延长和相应吞吐率下降的情况。

　　表 1：一个采集时间函数的吞吐率

　　优化 RC，以实现特定的频率性能

　　现在您就可以获得设计驱动电路的程序。首先，选择适合您系统电源轨的运算放大器，并记录下这种放大器的输入和输出极限，同时弄清楚 ADC 输入范围调整的可能性，以便更好地与运算放大器的性能相匹配。其次，确定适当的采集时间，并相应地设定系统时序。接下来，选择 RC 电路中的相关数值，采集时间和 RC 滤波器时间常数之间的比率 (k) 取决于 ADC 的分辨率。最后，选择具备足够增益带宽的运算放大器来驱动该 RC 电路，而且所选的运算放大器应具有适当的调整时间。对许多不同 SAR 转换器的应用来说，该设计驱动电路的程序非常稳健而有效。然而，有时候作为能够改善性能系统的 RC 滤波器的一些优化措施而言，这仅仅是一个开端。

例如，我们打算优化先前讨论的电路。在探索如何优化 ADS8361 前端的输入 RC 滤波器之前，我们需