ADC 信号调理电路设计——应用背景和电路设计

开关S1 连接一个接到地的电容C_SH，在电压采样之前，采样电容C_SH 通过开关S2 连到电源、电压参考或地进行预充电，预充电电压值由ADC 内部电路决定。电压采样开始时，S2 打开S1 闭合。

图2.12 SAR 型ADC 输入端等效电路

当S1 闭合时，驱动电路从C_SH 注入或吸出电荷，而ADC 需要一定的时间来采样信号。在这个采样时间里，ADC 需要从驱动电路汲取足够的电荷量给C_SH，使得系统达到1/2-LSB 的精度范围之内。

如果信号源阻抗R_O 过大，R_O、R_s1RS1、C_SH 组成的RC 网络时间常数过大，导致采样时间内C_SH 上的电压建立时间不足，采集到的电压值将下降。比较好的解决方法详见图2.12，添加运放缓冲降低信号源内阻，无论信号源阻抗R_O 高或者低都不会影响精度。

直接使用运放驱动ADC 输入端时，S1 闭合瞬间的充电电流会干扰运放的输出电压，从而导致ADC 输出结果不准确。为了使设计的电路精度到达更高，应该在运放与ADC 之间添加一个电阻R_in 电容C_in，C_in 是作为一个电荷存储器，在采样瞬间为ADC 的输入端提供足够的电荷，而R_in 用于避免运放驱动容性负载，使得运放工作更加稳定。

>>> 2.2.4 输入信号滤波

输入信号自身可能包含有不期望的干扰信号，在输入电路上添加滤波器抑制干扰，是必要的硬件抗干扰措施。如果通过采样数据的后期数据处理滤除干扰，根据采样定理，必须在硬件上设置抗混叠滤波器，限制输入信号带宽至1/2 采样频率以下。

1.  有源滤波器

标准化电路中复用ADC 驱动运放，实现三阶有源低通滤波器，详见图2.13。

图2.13 三阶低通有源滤波器

滤波器的低通截止频率设置为9kHz，类型为三阶贝塞尔，具有良好的衰减特性。并且使用图2.13 中的3 阶电路形式，避免了常规单运放实现二阶Sallen-Key 型滤波器拓扑，由于运放带宽不够，出现的高频馈通问题。即使用带宽不高的运放LMV358A，也不会出现高频信号穿透滤波器，详见图2.14。

图2.14 三阶滤波器的频率响应

2.  电阻噪声与运放的电源抑制比

一般来说，有源滤波器自身可能产生噪声，通常称之为器件噪声，其分别为电阻的热噪声、运放的电压输出噪声。电阻值越大所引入的电阻噪声越大，1kΩ 电阻的Johnson 噪声大约是4nV/(Hz)^1/2，这个数值以电阻的平方根规律变化。若考虑到电阻噪声，推荐的阻值是1~10kΩ。电阻噪声最后可以归结到的滤波电路中被滤除，但是它和运放输出噪声是电路中噪声产生的源头，在设计时要予以考虑，适当的采用低阻值电阻和低噪声运放。

此外需考虑运放的电源抑制比。电源上的噪声会随着每个有源器件的电源引脚传导到信号通路中，作为ADC 驱动放大器的运放，其自身的电源抑制比若不能抑制这些噪声的话，噪声就会叠加到运放的输出中。特别是电路中采用了开关电源供电时，电源上会有高频尖峰电压噪声，而运放的电源抑制比在高频时通常下降得厉害，对它们没有抑制作用。以标准电路图中所用的运放LMV358A 为例，其电源抑制比详见图2.15。

图2.15 LMV358A 电源抑制比

解决这个问题简单方法是采用RC 低通滤波器对运放电源进行滤波，滤除其电源抑制比较低的高频成分，如图2.13 所示的R4、C7。若将运放的电源端视为高阻抗（其工作电流小），算得RC 滤波器的截止频率约为：1.6kHz，可以对高频干扰信号起到有效衰减。

3.  运放选型

使用LPC82x 内部ADC 的采集应用，通常对器件成本的要求非常严酷，标准化电路设计考虑使用最低成本运放——LM358 系列。

经典运放器件通常存在两个问题，单电源条件下输入和输出信号范围不能达到电源电压（输入输出不能轨至轨），信号测量范围窄；输入失调电压与偏置电流比较大，直流精度影响大，因此不能使用。但现在已经有不少厂家生产LM358 兼容或改进产品，详见表2.3。

表2.3 低成本运放参数选型

表中的数据表明，只有3peak 公司的改进型器件LMV358A，同时支持轨至轨输入与输出，FET 输入级并且失调电压比较低，成本与原LM358 一致，能够符合应用需求，因此标准化电路最终选用LMV358A。

>>> 2.2.5 模拟地与数字地

具有内部ADC 的MCU 一般有独立AGND管脚，以及普通GND 管脚。如何把AGND 连接到GND 往往模糊不清，避免二者相互干扰的最优设计方法是，AGND 和GND 管脚都就近接到地平面，详见图2.16。

图2.16 AGND 与GND 的连接处理

了解混合信号IC 内部的接地管脚结构，有助于理解IC 设置独立模拟地、数字地管脚的意图，详见图2.17。使接地管脚保持独立，可以避免将数字信号耦