赛思灵推出基于 16nm UltraScale+ MPSoC 架构的 All Programmable RFSoC 在单芯片上集成 RF 数据转换器
赛灵思公司(Xilinx, Inc. (NASDAQ:XLNX))今日宣布其 Zynq UltraScale+ RFSoC 系列开始发货,该系列是通过一个突破性的架构将 RF 信号链集成在一个单芯片SoC 中,致力于加速 5G 无线、有线 Remote-PHY 及其它应用的实现。基于 16nm UltraScale+ MPSoC 架构的 All Programmable RFSoC 在单芯片上集成 RF 数据转换器,可将系统功耗和封装尺寸减少最高达 50%-70%,而且其软判决前向纠错 (SD-FEC) 内核可满足 5G 和 DOCSIS 3.1 标准要求。随着芯片样片向多家客户发货, Zynq UltraScale+ RFSoC 系列早期试用计划现已启动。
用于 RF 信号链的片上系统Zynq RFSoC 将 RF 数据转换器、SD-FEC 内核以及高性能 16nm UltraScale+ 可编程逻辑和 ARM® 多处理系统完美集成在一起打造出了一个全面的模数信号链。射频-数字信号调节与处理通常分派给不同的独立子系统中,但 Zynq UltraScale+ RFSoC 将模拟、数字和嵌入式软件设计集成到单个单芯片器件上,实现了高度的系统稳健性。该系列器件具有如下特性:
-
8 个 4GSPS 或 16 个 2GSPS 12 位 ADC
-
8-16 个4GSPS 14 位 DAC
-
SD-FEC 内核、LDPC 和 Turbo 编解码器完美集成在一起,可满足 5G 和1 标准要求
-
ARM 处理子系统,采用四核 Cortex-A53 和双核 Cortex-R5
-
16nm UltraScale+ 可编程逻辑配有集成 Nx100G 内核
-
多达 930,000 个逻辑单元和超过 4,200 个 DSP Slice
Zynq RFSoC 系列支持的应用包括 massive-MIMO 的远端射频单元、毫米波移动回程、5G 基带、固定无线访问、有线 Remote-PHY 节点、测试测量、卫星通信等高性能 RF 应用。
5G 无线Zynq UltraScale+ RFSoC 器件能为下一代无线基础架构提供带宽密集型系统。如果没有系统级的突破,5 倍带宽、100 倍用户数据速率、1000 倍网络容量等在内的 5G 要求均无法实现。Zynq UltraScale+ RFSoC 集成了分立式 RF 数据转换器和信号链优化技术,这样 Massive-MIMO 的远端射频单元、无线回程和固定无线访问不仅可实现高信道密度,而且还能将功耗和封装尺寸减小 50%-75%。在 5G 基带应用中,多个集成 SD-FEC 内核相对于软核实现方案而言,可将系统吞吐量提升 10-20 倍,并可满足严格的功耗和散热要求。
有线 Remote-PHY同样,在下一代有线宽带服务领域,Zynq RFSoC 也实现了封装尺寸、能效和硬件灵活性的完美组合,可支持 Remote-PHY 系统。分布式访问架构推动 DOCSIS 3.x PHY 功能从集中头端设备转移到靠近消费者的 Remote-PHY 节点。通过用无所不在的以太网传输取代低效的模拟光传输,网络的容量、规模和性能得到了大幅提升。通过 RF 集成和支持 LDPC FEC 的信号链,RFSoC 能确保灵活的 R-PHY 部署,从而可满足 DOCSIS3.1 更高的频谱效率要求。
供货情况Zynq UltraScale+ RFSoC 器件样片现已发货。支持 Zynq UltraScale+ RFSoC 器件的 Vivado® 设计套件早期试用计划现已启动。对 Zynq UltraScale+ RFSoC 早期试用计划感兴趣的客户可联系您所在地的赛灵思代表。
- 4G LTE技术很成功,对5G设计有何意义?(05-05)
- 物联网的承诺:下一个重大应用(02-16)
- Xilinx在2017嵌入式世界大会上展示响应最快且可重配置的视觉导向智能系统(02-17)
- 基于赛灵思FPGA的端到端广播平台解决方案的实现(10-27)
- 基于赛灵思(Xilinx) FPGA的DisplayPort设计与实现(10-23)
- 玩转赛灵思Zedboard开发板(3):基于Zynq PL的流水灯(11-05)