数字电路之时序电路

关于时钟同步电路的注意事项。

　　在「组合电路」中，微小的信号传输迟延，都有可能造成输出毛刺。尽管毛刺是一个极其短暂的信号，但也可以引起逻辑电路的误动作。为了回避这个问题，就要使用时钟同步电路。

　　图10：时钟同步电路的思路

　　图10给出了时钟同步电路的概要。如图所示，其构造是在FF（触发器）之间夹着「组合电路」。毛刺是「组合电路」在输出稳定之前，输出的短暂信号。因此，在「组合电路」输出稳定以后，再改变时钟，用触发器保持这个输出，就可以回避这种误动作了。

　　至此，数字电路入门的三次讲座全部结束了。从「什么是数字？」开始，逐步讲解了「基本逻辑电路」、「数字IC的基础」、「组合电路」和「时序电路」。 实际上，电路设计方面还有很多很多必须学习的内容。请大家一定要自己找时间继续学习！