微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 数字匹配滤波器的递归折叠实现

数字匹配滤波器的递归折叠实现

时间:04-20 来源:快易购 点击:

4或者l/2递归折叠结构,此时工作频率不超过160 MHz,时序要求适中。

  4 结束语

  利用工作时钟频率与设计规模可互换的原理,通过递归延迟线、折叠相关运算单元以及时分复用技术,使递归折叠结构大大降低了DMF的资源消耗。该结构已经应用于某型号中频数字化直接序列扩频接收机中,应用结果表明优化效果明显。在采样率为40.96 MHz,工作时钟频率为163.84 MHz的条件下,通过4倍时分复用,其资源消耗约为优化前的l/3.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top