工程师解说：一颗芯片出炉的成本法则

　　作为电子产业链上的一员，无论是芯片的设计者，生产者，测试者，使用者都很想了解清楚一颗芯片的成本究竟由哪几个部分构成。这里我来就我的理解简要说明一下。

　　大的方面来看：芯片本身单片所包含的成本；芯片设计过程中所用的花费；非一次性的芯片设计所需要的设备和开发环境等费用。

　　先、重点分析芯片本身单片所包含的成本。这个部分主要由芯片单片的面积也就是die的面积决定。采用不同的工艺，例如65nm，40nm或者28nm对应的die的面积是不同，同时对应的wafer的价格是不同，分配到每片芯片上的硬成本 = 某工艺某foundry对应的wafer的价格 / 一个wafer可以切出来的芯片die的个数。

　　其中wafer的价格本身也是跟芯片设计本身的复杂度相关的，有多少层的mask，有多少层的metal等等。上述硬成本还需要考虑良率的问题。Wafer切出来之后，良率不同，单片好的die的成本又不同了。例如良率能达到90%和只能达到70%，对于单个wafer同样切得900片的好单die的成本就有了9:7的差异。说了硬成本和良率，这里还有一个很重要的事情就是IP。这颗芯片里面有多少IP是买的别人家的，例如ARM。有的IP是一次性支付的，不考虑在芯片单片成本中。但是有的IP例如ARM不仅仅是有NRE的，还有单片每片所需要交的Royalty。这个Royalty可能是固定的数目，可能是一个百分比，不管怎样，都是直接叠加在单片芯片的成本上的。所以这部分不能小瞧。例如一颗芯片硬成本$1，售价$2，考虑其中有好几毛是IP的Royalty哟。这个IP有的时候还不仅仅是硬件的部分，还有可能是软件哟，例如JAVA。所以IP这个授权的商业模式，在单片规模复制的过程中，实际上不断地再给授权方印钞票哟。（说到此处，不免感叹几句。

　　如今国内大力发展集成电路产品，可知咱们的芯片设计公司处于的阶段基本上都是购买一堆IP集成的阶段，而主要的IP vendor都是国外的老牌公司，还是在跟他们打工呀~）芯片die出货后，需要进行封装和测试方可得到都好的芯片。封装和测试单片的费用也应该计入最终芯片成本中。封装测试过程会修改良率，这个良率的计算可以放到这个阶段之后。小结一下公式如下：单片芯片成本=（某工艺某foundry对应的wafer 的价格 / 一个wafer可以切出来的芯片die的个数+封装和测试单片的费用）/ 良率 + IP的Royalty

　　第二、再简要说说芯片设计过程中所用的花费。首先是设计者们的工资了，甚至还有的是外包的design service费用，主要也是人头费了。然后是购买许多IP所需要的一次性花费。又提到IP了，因为这部分可不是小数目。DDR/USB/GMAC /WIFI/BLUETOOTH等等这些IP都不是花小钱就能买到的，动辄几个M的人民币。同样还是刚才那句感概，究竟谁给谁打工哟。芯片生产环节需要的花费，例如MASK的费用，测试机台设计费用，封装设计费用等等。MASK的设计费用，跟芯片设计直接相关，采用什么工艺，多少层构成等因素。封装设计费用也跟设计相关，用什么封装形式，是否将多个die封装在一起等等因素。这些费用看起来是一次性的，加在一次都不是小数目。这就是为什么一颗芯片如果卖不到百万级的数量，芯片设计公司一般不敢下决心做。初期大规模的资金投入才可以得到一颗颗可以复制的芯片。依靠每颗芯片微薄的利润慢慢地才能将初期投入在几十万甚至几百万的销量点，才平衡回来。

　　最后、说说非一次性的芯片设计所需要的设备和开发环境等费用。例如芯片前端设计的仿真环境，低功耗流程设计工具，时序仿真工具，芯片后端设计的工具等等。这些工具同样是价格不菲，且也都来自那么两个巨大的外国公司。第三次感叹，为谁打工的问题。测试设备的投入，例如信号源，频谱仪，逻辑分析仪。做通信系统芯片的尤其还需要各种系统仿真器等等。跟随3GPP的版本演进，仪器也需要不断升级等费用。这些花费不能完全计入某一颗芯片的成本中了。但是是现如今芯片设计公司也都需要购置的。