微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 以太网供电浪涌保护电路设计方案详解

以太网供电浪涌保护电路设计方案详解

时间:02-22 来源:互联网 点击:

计还必须符合应用的速度和稳健性要求。例如,必须对有低ESR的高电压(高于或等于 2kV)使用能吸收直接瞬态冲击的分路(线路对大地接地)电容器。

  PoE电路保护

  尽管在本文中讨论的仅是通常在受保护设备内部署的二次侧保护,但我们应注意到,对于室外电信光缆来说,要求有一次侧电信保护设备。

  在PoE 应用中,PSE 是由 48-V 电源供电的。通常,PSE 会有一些与大地接地相连的共模电容。这些电容可以是离散电容,也可以是 PCB 板的层间电容,或两类电容的结合。由于 PSE 实际上并不是浮动的,因此施加于数据连接器上的任何共模电压瞬态都能造成 PSE 组件的电压击穿。对于 PSE 端口电源开关晶体管来说,尤其如此。图 2 显示了该效应,并显示了在没有保护电路时,造成对 PSE 电源开关晶体管损坏的大电流路径。CCM 表示系统的 48-V 线路与外壳接地之间的共模电容。这可以是 48-V 电源的正或负(48-V回路)线路。为简化原理图,仅在负极线路显示了 CCM。该配置适用于使用 AC 断接电路时的应用,该配置还要求使用 D1。AC 断接电路的工作会导致瞬态保护出现最坏的情况。

  

  图 2、若没有保护电路,一次 ESD 或 EFT 事件就可以毁坏 PSE 的主电源开关。

  在使用 RJ-45 线缆的应用中,通常不会使用先前提到的线缆屏蔽保护技术。不过,图 3 中显示的解决方案对 PSE 集成电路实施了充分的保护。当使用 AC 断接电路时可采用该电路,若没有使用该电路,则不需要 D1 和 D3。

  

  图 3、该保护电路配合使用阻断元件(电感器)和转移电路(BS 终端和钳位二极管)避免了 ESD 和 EFT 事件产生的浪涌损害。

  关键组件的参数

  认真考虑以下保护电路中的每一个主要组件的关键参数是非常重要的。对于钳位二极管 D2 和 D4 而言,关键参数是指前向恢复时间、瞬态电流能力以及前向电压瞬态。TVS 二极管 D3 的关键参数是响应时间、电流处理能力以及低阻抗。只有当 D1 用于 AC 断接功能时,才要求 D3。

  若考虑到更为严重的浪涌问题,比如 GR-1089-CORE 标准(楼宇间的雷电浪涌设计规范)中定义的浪涌,则 D2、D3(1500-W TVS)以及 D4 需要使用更为稳健的组件。负电压瞬态要求有肖特基二极管 D1,同时也需要Bob Smith (BS) 终端或线路对接地电容器,因为最初的 ESD/EFT 瞬态是通过这些终端流向大地接地的。其他的主要组件是铁氧体磁珠 FB1 和 FB2。这些组件提供了防止 C2 在高频率时将终端短路的阻断阻抗。48-V 总线 (100nF) 上的去耦电容器以及桥接 TPS2384 的 P 与 N 终端的电容器必须是低阻抗陶瓷电容器。C1 和 C2 必须非常靠近钳位二极管 D1 和 D2。48-V 总线 (D5) 上的 TVS 二极管通常的放置位置与 48-V 输入连接器靠得很近。所有的器件都必须是表面贴装封装形式的,并带有很低的寄生电感。

  不管极性为正还是为负,保护组件均可避免瞬态电流进入 TPS2384 芯片的 N 到 RTN 路径,或 P 到 RTN 路径。不过,这些瞬态电流由于瞬态源的不同,可能会有不同的路径。图 4 和图 5 分别阐明了快速共模事件 ESD 或 EFT 的保护情况。

  

  图 4、本图阐明了铁氧体磁珠和钳位二极管将正极ESD/EFT事件从TPS2384 芯片的P终端转移到底座接地的电流路径

  
  在瞬态事件发生前,C1 和 C2 上的直流电压电平直接影响瞬态电流路径。在 ESD 或 EFT 模拟中,BS 终端与铁氧体磁珠一起在 ESD/EFT 抑制中发挥作用。此外,BS 终端还可用于 EMC 目的。这些电容器清楚地定义了 ESD 或 EFT 冲击时的最初路径。

  

  图 5、本图阐明了铁氧体磁珠和钳位二极管将正极ESD/EFT事件从 TPS2384 芯片的 N 终端转移到底座接地的电流路径。

  模拟可以提供在不同瞬态事件中可能的电压大小的指示功能。线路对大地接地电容器上的最大可能电压是 1kV,这表明选择额定值为 2kV 的电容器是安全的。模拟还表明,应用 8-kV ESD 时,若同时存在 150-pF/330-HHM,则 BS 终端上 1-nF 电容器的电压将小于 100V。对于Class 2 事件来说,在浪涌测试中,施加到该电容器的最高电压是 1kV。同理,对于 10-nF 的电容器来说,200-V 的额定值也是安全的。不过,因为没有定义一个 ESD 线缆放电模型,因此还没有进行过此类模拟。对于四端口的 PSE 来说,图 6 显示了一款推荐使用的电路板布局,其符合先前所述的所有设计指南。

  

  图 6、PSE PCB 板的设计遵循了提高电子系统稳健性的布局指南,以提高 ESD/EFT 事件保护能力。

很明显,D2、D4、D3、D1、C1、C2以及电源输入和 RJ-45 连接器必须靠得非常近,以使瞬态电流回路所占空

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top