微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 赛灵思全可编程器件参与的演示精华

赛灵思全可编程器件参与的演示精华

时间:02-08 来源:eetrend 点击:

在戛纳举行的ECOC2014展览会上,OIF物理和链路层(PLL)工作组的几个成员,包括赛灵思,展示了OIF CEI-28G-VSR和CEI-25G-LR接口的多公司互操作性测试。该演示包括光纤和有源铜缆间的互操作性,覆盖使用OIF CEI-25G-LR电气规范的新兴的CFP4 MSA到使用OIF CEI-28G-VSR电气规范的长距离背板和QSFP28无源铜缆。

赛灵思全可编程器件参与的演示包括:

使用CEI-28G-VSR的CFP4100GBASE-LR4/ ER4f互操作性:采用串行IO分析器IBERT设计的赛灵思 FPGA驱动CEI-28G-VSR到插入Finisar公司CFP4 ER4f模块的一个主机卡。 一个JDSU CFP4100GBASE-LR4模块则位于该链路的远端。各模块均通过10km长的单模光纤上以100GBASE-LR4进行相互操作。 JDSU的CFP4模块使用一个来自于Yamaichi的连接件,驱动OIF-28G-VSR到Inphi公司的一个100GbE CDR,来校验PRBS-31数据模式的保真度。独立地,Inphi公司的100GbE CDR驱动OIF-28G-VSR到JDSU CFP4模块,这反过来驱动40公里长的单模光纤。由Finisar公司CFP4 ER4f模块接收到的数据显示超出该规范(1E-6)的误码率。 Finisar的CFP4 ER4f模块驱动CEI-28G-VSR到赛灵思FPGA,同样地校验PRBS-31数据模式。

使用CEI-25G-LR的背板演示#1:一个赛灵思Virtex FPGA的UltraScale驱动四信道OIF CEI-25G-LR以生成100Gbps操作,通过一个Molex参考背板连接,在12.9GHz时端到端的损失>25db。每个信道以25.78125Gbps的速率携带一个PRBS-31数据模式。VirtexUltraScale FPGA在片上生成和检查PRBS。

使用CEI-25G-LR背板演示#2:一个赛灵思Virtex FPGA的UltraScale驱动四信道的CEI-25G-LR通过 TE ConnecTIvity提供的一个参考背板系统。该背板系统包括两个2个 STRADA Whisper连接器,尾端是Semtech公司的GN2504四重定时器电路板,以25.78125Gbps速率运行一个无误的PRBS31数据模式。

这些演示的细节可以查看OIF白皮书:ECOC2014展览会上使用CEI-28G-VSR和CEI-25G-LR接口进行CFP4、QSFP28和背板的多厂商互操作性测试。

作者:Steve Leibson, 赛灵思战略营销与业务规划总监

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top