FPGA电源设计的几个基本步骤

　　现场可编程门阵列（FPGA）被发现在众多的原型和低到中等批量产品的心脏。 FPGA的主要优点是在开发过程中的灵活性，简单的升级路径，更快地将产品推向市场，并且成本相对较低。一个主要缺点是复杂，用FPGA往往结合了先进的系统级芯片（SoC）。

　　这种复杂性使得电源上的苛刻要求。为了应对这些挑战，电源需要几个输出和开关稳压器的效率和线性稳压器的清洁电力的组合。

　　计算系统电源

　　供电的FPGA看起来像一个完整的系统供电。电源设计工程师面临的3到15的电压轨供给（有时甚至更多）的挑战;而这仅仅是开始。 FPGA是通常制造的使用需要低核心电压的最新晶片制造技术，但是电源也必须供电多个导轨特种块和电路，提供多个电压电平，对于高功率模块供给额外的电流，和满足噪声敏感元件的要求。

　　只是为了让事情变得更加复杂，甚至FPGA的同一制造商可以差别很大，使其成为重要的是，工程师选择每个芯片的最佳电源。这样的选择取决于多种因素，诸如电压和功率需求为每个导轨，导轨‘排序要求，以及系统的电源管理的需要。

　　在设计一个FPGA电源的第一步骤是确定各个电压轨和他们的要求。 FPGA供应商通常会提供一个"销单"，用于指定每个供电引脚连接到设备的电压轨的电压电平。

　　FPGA的轨道在根据块被供电在几个不同的电压运行。要求通常包括核心（供电的内部逻辑阵列），I / O（驱动所述I / O缓冲器可以在银行被分组，从一个不同的电压的每个操作），锁相环（PLL）（供电中的PLL核心），以及收发器（供给收发器，接收器和发射器中的数字和模拟电路）。

　　一旦个人电压轨已经确定，下一步是计算的电流消耗依次在每个轨道上。目前抽签共享轨应在分析被添加到铁路上来，总该铁路。 FPGA厂商通常提供的在线计算器用于这一目的。接着，工程师应当加起来所有构成FPGA的，以便准确地估计整个芯片的功耗的元件的功率消耗。

　　计算的功率消耗后，下一步骤是检查规范电压变化容限和最大电压纹波为每个轨道。这些参数通常可以在FPGA中的数据表中找到。

　　负载调节规范确定的范围内（以mV）以内的电压调节器的输出可能偏离了负载的变化。一个典型的规范负载调整为±5 mV时，如果电源是由开关型DC-DC电压转换器导出（"开关稳压器"）。这仅仅是一个，如果在1.2 V指定的电压轨0.4％的偏差

　　电压纹波从峰到峰测量以mV，其大小依赖于的电压调节器提供所分析的特定轨道的设计。输出滤波严重影响电压 - （电流）纹波性能。 （见技术专区的文章"电容的选择是关键，以良好的电压调节器设计"。）大多数FPGA承受高达2％或轨电压，这是非常现代的开关稳压器的能力范围之内的好电压纹波。

　　开关或线性稳压器？

　　在FPGA电源设计过程的下一步骤是确定是否一个特定的轨道应该由一个开关调节器或线性调节器提供动力。特别需要注意的是针对提供噪声敏感的电路，如PLL和收发器电路的模拟电源轨。这些轨噪声过大可能会危及电路的性能。

　　线性稳压器提供无波动功率，具有快速的响应，更简单易用，并采取比开关设备的空间更小。它们是噪声敏感的PLL和收发器轨道一个不错的选择。主要的缺点是缺乏效率的，尤其是当输出电压比输入低了很多。

　　开关稳压器的高电源轨，他们的更高的效率低于噪音更重要的是更好的选择。它们是数字核心逻辑和I供电不错的选择/ FPGA中，其中电流的要求可以很容易地运行到几十安培的O操作。的开关稳压器的缺点是，它比较复杂，体积较大，并且需要更多的外部元件。 （见技术专区的文章"了解优势和线性稳压器的缺点"。）

　　由此产生的电源可以有点复杂，包括在"权力树"（图2）几个开关稳压器和线性稳压器。

　　图2：包括开关和线性稳压器的FPGA电源

　　FPGA电源模块

　　对于FPGA的电源通常包括开关和线性稳压器一起工作，以提供不同的电压和稳定的电力以合理的效率相结合。设计这样的供给是不平凡的，但事情可以做简单得多由各地基础电源模块集成了几个开关和线性稳压器集成到一个芯片电路。

　　Maxim的MAX8660的电源模块，例如，包括四个开关稳压器（频率为2 MHz的运行，从而鼓励使用小型电感器）和四个线性稳压器。所述开关调节器自动从脉宽调制（PWM）来轻负荷运转切换到减少工作电流，延长电池寿命。

　　该器件提供输出电压范围为0.725-3.3 V（0.4-1.6 A）的开关稳压器和1.7-3.3 V（30-500毫安）为低降（LDO）线性稳压器从2.6到所有的工作范围6 V输入。

　　该芯片还包含电源管理功能和功能，如开/关控制的输出，低电池检测，复位输出，和一个2线I2C串行接口。