噪声敏感的应用要求采用超低噪声 LDO 稳压器

本文作者

凌力尔特公司

Amit P. Patel

高级设计工程师，电源产品

Steve Knoth

高级产品市场工程师 – 电源产品

背景

线性稳压器是无需使用电感器就能实现从较高电压至较低电压之降压的集成电路。低压差线性稳压器 (LDO) 是一种特殊类型的线性稳压器，其压差电压 (输入至输出电压之间的差异) 必需保持稳定，通常低于 400mV。早期的线性稳压器设计提供 ~1.3V 左右的压差，对于一个 5V 输入这意味着：为了让器件处于调节状态，可实现的最大输出仅为 ~3.7V。最近，"低"压差被认为是 500mV 或更小。然而，在设计方法和晶圆制造工艺日益精细复杂的今天，"低"压差通常大约为 <100mV ~ 300mV。

此外，虽然 LDO 在任何给定的系统中都很少是最昂贵的系统组件，但如果以成本 / 优势为出发点，它却是最有价值的组件之一。LDO 所承担的一项任务是保护昂贵的下游负载免遭电压瞬变、电源噪声、反向电压、电流浪涌等严酷环境条件的损坏。简而言之，其设计必须坚固，并包含所需的全部保护功能以在其所处之环境中 "应付损害" 且同时保护负载。许多低成本 LDO 线性稳压器由于不具备必要的保护功能而发生故障，常常不仅导致稳压器本身受损，还殃及下游负载。

LDO 与其他稳压器的比较

低电压降压转换和调节可采用多种方法来实现。开关稳压器可在很宽的电压范围内高效地工作，但是其操作需要借助电感器和电容器等外部组件，因而占用的电路板空间相对较大。另外，也可以使用无电感的充电泵 (或开关电容电压转换器) 来实现较低电压转换，但是其输出电流能力有限，瞬态响应性能不佳，而且与线性稳压器相比所需的外部组件较多。

目前的快速、较高电流、低电压数字 IC 系列 (例如：FPGA、DSP、CPU、GPU 和 ASIC) 对于向内核和 I/O 通道供电的电源提出了严格的要求。传统上，一直采用高效率的开关稳压器为这些器件供电，但是它们会具有潜在的噪声干扰问题、以及瞬态响应和布局上的局限性。因此，LDO 在此类应用及其他低电压系统中逐渐成为一种替代方案。由于近期的产品创新和功能改善，LDO 拥有了一些使其更合乎用户需要的性能优势。

再者，当说到向那些对噪声敏感的模拟 / RF 应用 (例如测试和测量系统中所常见的，在此类系统中机器或设备的测量准确度需要比被测的实体高出几个数量级) 供电时，人们通常优先选择 LDO，而不是功能相同的开关稳压器。低噪声 LDO 稳压器可为众多的模拟 / RF 设计供电，包括频率合成器 (PLL / VCO)、RF 混频器和调制器、高速和高分辨率数据转换器 (ADC 和 DAC) 以及高精度传感器。然而，这些应用对于灵敏度的要求已经开始逐步考验着传统低噪声 LDO 的性能极限。例如，在很多高端 VCO 中，电源噪声直接影响着 VCO 输出相位噪声 (抖动)。而且，为了满足总体系统效率要求，LDO 通常对噪声相对较高的开关转换器之输出实施后置稳压，因此 LDO 的高频电源纹波抑制 (PSRR) 性能变得极为重要。

LDO 设计挑战

许多业界标准的线性稳压器采用单个电压电源来执行低压差操作，但是大多数无法实现非常低电压转换与低输出噪声、宽范围输入 / 输出电压和丰富保护功能的组合。PMOS LDO 可实现低压差并依靠单个电源供电运行，但是由于传输晶体管的 Vgs 特性而被限制在低输入电压，并且缺乏高性能稳压器所提供的诸多保护功能。NMOS 型器件可提供快速瞬态响应，但是需要两个电源以对器件施加偏置。NPN 稳压器可提供宽的输入和输出电压范围，但是要么需要两个电源，要么具有较高的压差。相比之下，利用正确的设计架构，PNP 稳压器能够实现低压差、高输入电压、低噪声、高 PSRR 和非常低电压转换以及无懈可击的保护，而所有这些均由单个电源轨提供支持。

为了获得最佳的总体效率，很多高性能模拟和 RF 电路由负责对开关转换器的输出实施后置稳压的 LDO 供电。这需要在 LDO 两端上具有低的输入至输出差分电压的情况下实现高电源纹波抑制 (PSRR) 和低输出电压噪声。具有高 PSRR 的 LDO 可容易地滤除和抑制来自开关电源输出的噪声，并不需要使用庞大的滤波组件。而且，对于如今把噪声敏感性作为一项主要考虑因素的新式电源轨而言，在宽的带宽内具有低输出电压噪声的器件也是有益的。显然，在大电流时具有低输出电压噪声是一项必要的性能指标。

新型超低噪声、超高 PSRR LDO 系列

很明显，可解决这里概述之问题的 LDO 解决方案应具有以下特性：

• 非常低的输出噪声
• 低压差操作
• 在很宽的频率范围内具有高 PSRR
• 单电源工作 (旨在