浅谈存储器体系结构的未来发展趋势

M上，避免了在系统中跨过8个DDR4连接器。这样，设计集中了大量的存储器，最终明智的采用了快速串行链接，由重试协议进行保护。

　　另一热点芯片实例来自MoSys，在大会上，他们介绍了其下一代Bandwidth Engine 2。根据所采用的模式，Bandwidth Engine 2通过16个15 Gbps的串行I/O通路连接处理子系统。芯片含有四个存储器分区，每个包括64块32K 72位字：在第一代，总共72 MB。很多块通过智能的重新排序控制器以及大容量片内SRAM高速缓存，隐藏了每一比特单元的动态特性。

　　除了Centaur芯片所宣布的特性，Bandwidth Engine 2还在管芯上提供了会话功能。各种版本的芯片提供板上算术逻辑单元，因此，统计采集、计量，以及原子算法和索引操作等都可以在存储器中进行，不需要将数据实际移出到外部串行链路上。内部算术逻辑单元（ALU）很显然可以用于旗语和链接表应用。而其他的硬件使得芯片有些专用的特性。MoSys技术副总裁Michael Miller介绍了四种不同版本的Bandwidth Engine 2，它们具有不同的特性。

　　今后的篇章可能不是由CPU设计师撰写的，而是取决于低成本商用DRAM供应商。Micron技术公司具体实现了混合立方存储器（HMC）规范，开发原型，宣布了他们的接口合作伙伴。 HMC是一组DRAM块，堆叠成逻辑管芯，通过一组高速串行通路连接系统的其他部分。 Micron并没有公开讨论逻辑管芯的功能，据推测，可能含有DRAM控制和缓冲，以仿真SRAM功能，还有可能包括专用会话功能。

　　逻辑嵌入在存储器子系统中这一理念包括了很有趣的含义。能够访问大量的逻辑栅极和高速缓存的本地DRAM控制器实际上可以虚拟化去除劣化存储器带宽的所有DRAM芯片特性。IBM还在热点芯片大会上介绍了zEC12大型机体系结构，它在硬盘驱动直至它所控制的DRAM DIMM上应用了RAID 5协议，实际上将DRAM块用作多块、并行冗余存储器系统。相同的原理也可以用于将大块NAND闪存集成到存储器系统中，提供了RAID管理分层存储，可以用作虚拟大容量SRAM。

　　毫无疑问对SoC的需求越来越大。因此，串行链路和本地存储器，特别是本地智能化会完全改变我们怎样思考存储器体系结构。