浅谈存储器体系结构的未来发展趋势

节（MB） L2高速缓存，而每个Jaguars有32千字节（KB）指令和数据高速缓存——并不是非传统的协议。更惊奇的是芯片的图形处理器，除了常用的颜色高速缓存以及用于渲染引擎的Z缓冲，还有它自己的L1指令高速缓存和128 KB L2。

　　图1.AMD的Kabini SoC目标应用是平板电脑，但是仍然采用了大规模高速缓存，显著提高了存储器带宽。

　　而在高端则是IBM的POWER8微处理器（图2），IBM首席网络设计师Jeff Stuecheli介绍了这一款芯片。这一650 mm2、22 nm芯片包括12个POWER体系结构CPU内核，每个都有32 KB指令和64 KB数据高速缓存。每个内核还有自己512 KB的SRAM L2高速缓存，12 L2共享大容量96 MB的嵌入式DRAM L3。Stuecheli介绍说，三级连续高速缓存支持每秒230吉字节（GBps）的存储器总带宽。有趣的是，芯片还含有一个小容量会话存储器。

　　图2.IBM的POWER8体系结构在SoC管芯上实现了三级高速缓存。

　　在这两个SoC之间是为微软的XBOX One提供的多管芯模块（图3），微软的John Snell在大会上对此进行了介绍。模块含有一个SoC管芯，提供了丰富的存储器资源。SoC有8个AMD Jaguar内核，分成两组，每组4个。每一内核有32 KB的L1指令和数据高速缓存。每4个一组的CPU内核共享一个2 MB L2。此外，管芯上还有4个8 MB共享SRAM，它们至少为CPU提供了109 GBps的带宽。

　　图3.微软的XBOX One结合了大容量高速缓存、本地SRAM以及模块内DRAM，以低成本实现了更大的带宽。

　　使用DRAM

　　而XBOX One SoC还揭示了更多的信息。无论您有多大的管芯高速缓存，都无法替代巨大的DRAM带宽。SoC管芯包括四通道DDR3 DRAM控制器，为模块中的8 GB DRAM提供了68 GBps峰值带宽。

　　DRAM多通道的概念并不限于游戏系统。几年前，数据包处理SoC就开始提供多个完全独立的DRAM控制器。但是这种策略带来了挑战。存储器优化会更加复杂，系统设计人员必须决定哪种数据结构映射哪一通道或者控制器。当然，还有可能要求自己的DRAM控制器完成某些高要求任务，在一些嵌入式应用中，这些控制器是非常宝贵的。而DRAM多通道会很快用完引脚，用尽I/O功耗预算。

　　即使在FPGA设计中，引脚数量也是一个问题，设计人员应能够非常灵活的重新组织逻辑，选择较大的封装。Altera的高级系统开发套件（图4）电路板主要用于原型开发，实现宽带设计，应用领域包括HD视频处理、7层数据包检查，或者科学计算等，这是非常有用的套件。

　　图4.Altera的高级系统开发套件极大的满足了两片大规模FPGA的存储器需求。

　　Mark Hoopes是Altera广播应用专家，解释了电路板应提供很大的存储器带宽，不需要详细的知道用户在两片大规模FPGA中实现的某些设计。因此，设计电路板时，Hoopes检查了现有Altera视频知识产权（IP）的存储器使用模式，调研了外部设计团队的需求。

　　结果让人清醒。Hoopes说："当您查看每一项功能时，看起来都需要存储器。但是，当您把功能结合起来后，其需求非常大。在一个例子中，应用程序开发人员要求为每一片FPGA提供全256位宽DDR3接口以及四通道QDR II SRAM。即使是1932引脚封装，这也无法实现。因此，设计人员最终采用了四个SRAM块以及一个192位DDR3接口。

　　Hoopes指出了多个存储器控制器对于SoC非常重要。他说，IP开发人员通常能够熟练的在子系统级优化存储器，甚至能够提供他们自己经过优化的DRAM控制器。还可以让一个DRAM通道专门用于子系统，让其他IP模块运行子系统设计人员的优化措施。

　　未来发展

　　在开发板上还有另一个有趣的模块：每片FPGA连接了一个MoSys带宽引擎。这一芯片含有72 MB的DRAM，组织成256块来仿真SRAM时序，调整用于表存储等局部访问应用。非常独特的是，芯片使用了一个高速串行接口，而不是常用的DDR或者QDR并行接口。Hoopes强调说："接口是我们包含这些组成的一个原因。我们在FPGA中有未使用的收发器。"实际是，MoSys先使用了它们。

　　三种理念——我们都已经分别了解了，能够融合来定义今后的存储器体系结构。这些理念是大规模嵌入式存储器阵列、使用了容错协议的高速串行接口，以及会话存储器。

MoSys芯片和IBM POWER8体系结构很好的体现了前两种理念。CPU SoC通过第二个芯片与DRAM通信：Centaur存储器缓冲。一个POWER8能够连接8个Centaurs，每个都通过一个专用每秒9.6吉比特（Gbps）的串行通道进行连接。每个Centaur含有16 MB存储器——用于高速缓存和调度缓冲，以及四个DDR4 DRAM接口，还有一个非常智能的控制器。IBM将Centaur芯片放在DRAM DIM