SoPC应用设计的PLD开发工具要求详解

，设计方法发生变化或者是因为新的工具提高了系统性能，或者是因为它们带来的生产效率的提高，缩短了设计周期。基于C代码的设计和行为综合工具能够缩短设计周期。

　　今天，对这些提高生产效率的工具的挑战在于：对于现有的HDL方法，从更高层次的抽象能否产生具有比较性的性能？在ASIC技术能够获得高得多性能的应用场合，PLD的用户通常想充分利用器件的性能。 只有当这些提高生产效率的工具以提供最优性能的方式解决这种抽象的性能折中时，它们才会有实用价值。当且仅当它们真正可行的时候， PLD的形式验证才是可行的。

　　目前，尽管PLD开发工具的性能已经大为提高，人们仍然在持续努力。智能逻辑布局和时序驱动布线技术的新发展正在预示着新的性能超越。不久以前， fMAX的性能指标就提高了40%到50% 。并且，新技术与传统综合工具的结合更紧密，如更精确的时序估计和闭环综合将进一步提高性能。

　　使用PLD主要优势之一是PLD提供了一个硬件平台，在这个平台上可以进行软件开发、建模、系统级仿真，并且，在设计过程早期就可以进行协同验证。在这一过程中，尽早获得在硅片中布局布线的结果是一个优势，只要它确实提高了系统级调试过程的效率。象SignalTap技术这样的第一代调试工具使用了嵌入式逻辑分析器，当以系统最高速度运行器件时，它使得整个设计的全部内部节点是可见的。人们期待着调试工具的进一步改进，以便将同样的直观性带回到最初的HDL源代码中去，并且通过快速的转换来观察新增的节点。

　　PLD开发工具必须进一步发展，从而与技术进步和EDA产业的发展相适应。器件的复杂度在不断地增加，设计方法也必须在不降低器件性能的情况下，通过缩短设计周期来提高生产效率。如果成功了，这种技术将使得基于PLD的产品进入传统的嵌入式处理器市场。