基于DSP的阵列声波信号采集与处理系统的设计

耗的要求，决定选用ADI公司的AD976A。该芯片具有16位的分辨率，转换速率为200KSPS，工作电压为+5V，最大功耗仅为100mW。

　　对AD976A的转换控制和数据的输出主要涉及到R/C、CS和BUSY三个引脚。AD976A提供了两种转换模式：一种是CS一直为低电平，ADC和 DSP读数据仅由R/C控制；另一种是ADC和DSP读数据由CS和R/C共同控制。由于C542不能让ADC的片选信号一直处于选中状态，所以只有选用第二种模式，如图3所示。AD976A在CS的下降沿而R/C又为低电平时开始模数转换，在CS的下降沿而R/C又为高电平时把数据送到数据总线。 BUSY信号在模数转换开始时变为低电平，结束时变为高电平。

　　图3 AD976A转换模式二图

　　进行转换时， C542首先经过CPLD内部的组合和时序逻辑电路，向AD976A发两个低电平脉冲R/C和CS，其中R/C脉冲宽度为166.7ns，CS脉冲宽度为 83.3ns ，CS的下降沿在R/C的下降沿之后41.7ns，而上升沿却在R/C的上升沿之前41.7ns。由于这时CS为下降沿，R/C为低电平，所以 AD976A开始采集数据、进行ADC，BUSY信号也随之变为低电平。转换结束，BUSY变为高电平，经过CPLD的逻辑电路后接到C542的INT2 引脚，引起C542中断。C542接收到中断后经CPLD向AD976A发一个CS脉冲，由于这时的CS为下降沿，R/C为高电平，所以AD976A把数据放到数据总线上，C542开始读总线上的数据。

　　CPLD逻辑电路设计

　　CPLD是整个系统的控制逻辑电路部分。在CPLD内要实现的主要功能为：

　　① 产生AD_TRIG同步脉冲

　　当发声晶体发声后，八个DSP就要同时采集数据，AD_TRIG脉冲就是解决"发声"与"采集"的同步问题以及八个DSP的"采集"同步问题的。

　　AD_TRIG脉冲的周期是由主CPU决定，由DSP1写入CPLD。其它七个DSP不向CPLD写入AD_TRIG脉冲的周期，它们只是AD_TRIG脉冲的接收者。

　　② 产生控制ADC的R/C和CS信号

　　R/C和CS信号是在AD_TRIG同步脉冲的基础上产生的。在产生R/C和CS的时序逻辑电路中，有些触发器的时钟就是AD_TRIG脉冲，这样八个DSP的采集、转换就被同步。

　　③ 产生FIRE点火脉冲

　　FIRE点火脉冲是在CPLD内产生的使发射晶体发声的脉冲。当DSP1 接到主CPU传来的采集数据的命令时，就向CPLD发出产生FIRE脉冲的命令，CPLD经其内部组合和时序逻辑电路产生FIRE脉冲，然后送往主 CPU，主CPU接到该脉冲后向发射模块发命令，使发射晶体发声。在设计时，产生FIRE脉冲的时序逻辑电路的有些触发器也是以AD_TRIG脉冲为时钟的，这样就解决了发声晶体"发声"与DSP"采集"的同步问题。

　　④ 作为DSP与主CPU之间的通信接口

　　主CPU的命令要传给DSP，八个DSP最后处理过的数据也要传给主CPU，因此，在CPLD中设计了一个同步串口。设计此串口要注意的是当DSP向主 CPU传送数据时八个DSP不能发生冲突。下面的VHDL程序是本设计中对这一问题的解决，其中bfsx1~bfsx8是DSP1~DSP8的发送帧同步脉冲，bdx1~bdx8是DSP1~DSP8的缓冲串行口数据发送端发送的数据，fsx、dx是从CPLD输出的发送帧同步脉冲和发出的数据。

　　fsx《= bfsx1 and bfsx2 and bfsx3 and bfsx4 and bfsx5 and bfsx6 and bfsx7 and bfsx8;

　　a1《= （ not bfsx1）and bdx1; a2《= （ not bfsx2）and bdx2;

　　a3《= （ not bfsx3）and bdx3; a4《= （ not bfsx4）and bdx4;

　　a5《= （ not bfsx5）and bdx5; a6《= （ not bfsx6）and bdx6;

　　a7《= （ not bfsx7）and bdx7; a8《= （ not bfsx8）and bdx8;

　　dx《= a1 or a2 or a3 or a4 or a5 or a6 or a7 or a8;

　　DSP编程

　　在DSP内要通过编程实现对数据的如下处理：

　　①对数据进行平均运算

　　这是一个对所有数据求平均值的运算，此平均值即为噪声平均值的二倍。

　　②求声波的最大振幅及其时间

　　这是一个对所有数据的绝对值求最大值的运算，目的是进行自动增益控制（AGC）。

　　③对数据进行抽取滤波

　　声波信号的频率不超过20KHz，根据抽样定理，采样频率不小于40KHz就可不失真的恢复出原信号，但是为了提高信噪比，设计的采样频率均大于120KHz，为过采样，这就需要在DSP中设计一个抽取滤波器，对过采样后的数据进行抽取滤波。

　　④对数据进行压缩

　　声波信号是测井系统本身产生的，具有较大的数据冗余度，所以在上传给主CPU之前要对其进行压缩。本系统使用的是差分预测编码DPCM。

C54x的源程序可以使用汇编或C/C++语言编写。但是，关键的DSP程序一般还要用汇编语言编写，因为：首先，大多数广泛使用的高级语言如C，并不适合描述典型的DSP算法。典型的DSP应用都由大量计算的要求，并有严格的开销限制，使得程序的优