采用统一功率格式的SoC的低功耗设计方案

内有一大批领先的半导体、EDA和IP公司联盟正在积极 开发一种统一功率格式(UPF)。UPF提供了一个机制来描述与RTL无关设计的功率意图。它允许设计人员定义功率门控所需的功率域、隔离策略和保持策 略。它还允许设计人员定义电平转换器策略和功率状态表，用来处理多个功率域。利用UPF，可以使全设计流程中的所有工具统一化，以实现和验证同一套功率降 低策略。

　　在设计中与golden RTL协作，通过DVFS和功率门控技术，在全设计流程中系统化地使用UPF来降低动态和静态功率。