利用FFT IP Core实现FFT算法

4  结束语
    设计的输入和输出工作频率相对较低，因而很容易满足，关键是FFT Core的性能指标。根据工程需要，输入数据速率采用5MHz，FFT Core工作在40MHz，输出转换结果采用20MHz时钟，在此条件下对设计进行硬件测试，结果证明设计功能正确、工作稳定、性能优越。另外，经软件时序仿真可知，FFT Core最高工作频率可达到117.52MHz，通过提高运算时钟，还可获得更快的运算能力。
    设计选用Altera公司的FFT Core，成功地在FPGA中实现了两路连续256点实数序列FFT的算法，其设计成本低、性能好，已经成功地应用到
雷达产品中。由于FFT Core的可塑性很强，通过改动参数设置，就可轻易地使设计适应于不同的产品。

参考文献
[1]Uwe Meyer-Baese.数字信号处理的FPGA实现[M].北京：清华大学出版社，2003.
[2]侯朝焕，阎世尊，蒋银林.实用FFT信号处理技术[M].北京：海洋出版社，1990.
[3]谈宜育，卞文兵，李元等.一种基于CORDIC算法的R-θ变换ASIC[J].微电子学，2000，30(3)：166～167.
[4]李滔，韩月秋.基于流水线CORDIC算法的三角函数发生器.系统工程与电子技术[J]，2000，22(4)：85-87.