无人机系统MUC技术方案集锦TOP6

传模块采用了一对X b e e P R O900HP无线收发模块，该模块功率为250mW.它们分别用来连接地面控制板单片机和连接飞行控制的单片机。配备原装天线，最远可以达到10KM，比传统遥控器距离极大的增加。标准的串口TTL接口，将RX和TX分别接在单片机板上的TX和RX端口上即可。波特率设置为115200(＄0.1530)，数传是半双工的，通讯增加CRC校验，防止数据丢包和被干扰篡改。

　　本文提供的解决方案，成本较低，开发方便，易于实现。不足之处是单向传输虽然延时低，但是无法实时返回飞行器的各种数据。为解决该问题，只能使用2对无线模块，或采用MIMO天线能实现全双工的无线模块，才能解决。后期将会继续研究，以实现低成本的双向传输，并实现实时数据返回的OSD和低延时控制。

　　TOP4 无人机陀螺仪主控芯片STM32(＄18.3200)应用详解

　　在无人机系统与地面站通信过程中，机载陀螺仪姿态数据的高速产生与外部相对低速的无线数据模块传输的矛盾日益突出，严重制约着无人机的发展。针对这一问题，采用FPGAFIFO作为高速数据缓冲，提出一种基于FPGA内建FIFO的无人机陀螺仪前级通信接口。通过高速异步FIFO缓冲，将无人机陀螺仪姿态数据经由FPGA准确无误地发送给地面站，显著提高数据传输质量，实现了高速芯片与低速设备之间的通信。整个设计在实际应用中效果良好，数据稳定可靠，满足了低误码率与高稳定性的要求，以及无人机与地面站高速通信的需求，有着广阔的市场应用前景。

　　无人机系统对于地面站发送的控制信号以及飞行器传回的姿态数据有着极高的实时性、可靠性与稳定性要求，这对无人机通信系统设计提出了新的挑战。对于采用 ARM作为微处理器的无人机系统来说，系统往往需要协调基于ARM处理器的高速陀螺仪模块与相对低速的外部无线数据传输模块间的工作。在通信高稳定性与低误码率的要求下，处理器不得不花时间运行空操作来等待外部相对低速的传输模块完成一帧数据的收/发。由于等待所浪费的处理器运算周期无形中降低了整个飞控系统的实时性，进而带来许多潜在的不稳定因素。本设计结合无人机系统发展需求，采用FPGA FIFO作为高速数据缓冲，提出一种基于FPGA内建FIFO的无人机陀螺仪前级通信接口。通过高速异步FIFO缓冲，将无人机陀螺仪姿态数据经由 FPGA准确无误地发送给地面站，保证了传输质量，架起了高速芯片与低速设备之间沟通的桥梁。

　　FPGA内建FIFO的基本工作原理

　　FIFO即先进先出队列，采用环形存储电路结构，是一种传统的按序执行方法。先进入的指令先完成并引退，随后才执行第二条指令，是一种先进先出的数据缓存器。根据FIFO的读写时钟频率是否相同，可将FIFO分为同步FIFO与异步FIFO。FIFO的应用可以很好地协调不同时钟、不同数据宽度数据的通信，满足高/低速时钟频率要求。与普通存储器相比，FIFO没有外部读写地址线，使用方便。

　　采用FPGA异步FIFO连接基于ARM处理器的高速无人机陀螺仪模块与相对低速的无线数据传输外设。从硬件的观点来看，FIFO实质上就是一块数据内存。异步FIFO采用2个时钟信号控制其读写操作，分别为写时钟（wrclk）和读时钟（rdclk）。一个用来写数据，即将数据存入FIFO；另一个用来读数据，即将数据从FIFO中取出。与 FIFO操作相关的有两个指针：写指针指向要写的内存部分；读指针指向要读的内存部分。FIFO控制器通过外部的读写信号控制这两个指针移动，并由此产生 FIFO空信号或满信号。读写时钟相互独立设计，有效地保证了FIFO两端数据的异步通信。

　　基于ARM的无人机陀螺仪接口结构

　　由于机载燃油和电能储备的制约，无人机载设备要求小巧轻便，能效比高，因此对芯片的选型及电路结构提出了较高的要求。综合稳定性、数据精度、工作温度、封装体积以及能耗等各方面因素，对无人机陀螺仪传感器经行严格筛选，确定了所示的陀螺仪方案。无人机陀螺仪的主控芯片选用ARM 32 bit CortexTM M3内核的STM32F103T8(＄3.0391)处理器。其内建64 KB的闪存存储器和20 KB的运行内存，以及7通道的DMA、7个定时器、2个UART端口等。通过板载的8 MHz晶体和STM32内部的PLL，控制器可以运行在72 MHz的主频上，为姿态解算提供强大的硬件支持。

三轴加速度与三轴角速度传感器采用Invensense公司的MPU-6050(＄4.3178)单芯片方案，此芯片为全球首例整合性6轴运动处理组件，相比其他多芯片实现方案，免除了整合陀螺仪与加速度器轴间差的问题，大大减少了封装空间。三轴磁力计采用Honeywell公司的HMC5883L(＄1.2500)芯片，此芯片内部采用先进的高分辨率HMC188X系