智能手机省电秘诀：看如何从设计源头来降低功耗

美国高通的"Snapdragon"系列采用根据多个CPU内核进行DVFS的方式。向一个内核施加较大负荷时，如果其他内核的负荷较小，则会削减负载较小的内核的工作频率（图8）。其他半导体厂商则采用对内核群统一进行DVFS的方法，即根据处理负荷统一改变多个CPU内核的工作频率。

　　图8：按照多个CPU内核进行DVFS

　　高通在"Snapdragon"系列的多核产品中，按照各CPU内核进行了动态控制电压和频率的DVFS。通过向各CPU内核供给其他系统的电力和时钟，提高了对处理负荷的追随性。

　　按内核进行DVFS的方法存在电源电路部件增加的问题，不过"该方式能防止当单线程的处理负荷较大时，其他内核以不必要的高频率运行状态，我们判断这样做的优势更大一些"（高通日本CDMA技术营销及业务开发统括部长须永顺子）。除了双核产品外，四核产品也采用相同的方式。

　　DVFS和电源切断的彻底实施在基带处理LSI方面也得到了推进。尤其是"在整合型处理器中，基带处理部也容易细微地控制电力"（高通日本的须永）。不仅是成本和安装面积，耗电量也可能成为选择整合型处理器的理由。

　　适当使用效率各异的CPU

　　今后，处理器将导入的新低耗电量化举措之一是电路的"混合"化。在智能手机中，"所要求的处理动态范围比传统手机大幅扩大。今后还会进一步扩大"（瑞萨移动的服部）。在处理负荷非常小时和非常大时区分使用最佳电力效率的电路——这类对策将得到推进。

　　混合化从耗电量尤其大的CPU部分开始。最先得到应用的是美国英伟达在"Tegra 3"中采用的"4-PLUS-1"技术。这是在同一枚裸片上混载采用LP（低电力）工艺的低电力CPU内核和采用G（普通）工艺的主CPU内核群的做法，可根据负荷切换使用（图9）。CPU内核采用相同的微架构。

　　图9：利用不同的制造工艺安装

　　区分使用CPU的英伟达在"Tegra3"中导入了可以区分使用以低电力工艺制造的CPU内核以及以普通工艺制造的CPU内核的"4-PLUS-1"技术。为了不使切换点附近频繁发生切换，采取了预防措施。

　　"从决定切换到完成切换所需时间不到2ms，用户应该注意不到"（英伟达日本技术营销工程师Steven Zhang）。不过，如果负荷刚好在切换边界附近变化，可能会频繁进行切换处理，因此配备了在重复切换点的基础上，根据实际切换次数调整切换点的学习功能。

　　通过微细化获得可行对策

　　2013年前后有望实现实用化的，是切换不同微架构CPU内核的方法。英国ARM公司发布了可以切换使用相同指令集架构CPU内核群的"big.LITTLE"技术（图10）。通过混合使用为提高最高性能而开发的A15内核，以及为优先提高电力效率而开发的A7内核，兼顾了负荷较小时的低电力运行和负荷较大时的高性能运行 注2）。两种内核在寄存器范围等方面存在差异，不过这种差异可以利用二者配备的虚拟支援机构吸收。"在同一枚裸片上混载制造工艺各异的电路可能会增加掩模费用。将来采用阈值较少的big.LITTLE的厂商应该会增加"（某半导体厂商的技术人员）。

　　图10：在不同架构的CPU中切换使用的"big.LITTLE"

　　ARM公司正在开发可以切换使用指令集兼容的Cortex-A15内核群和Cortex-A7内核群的"big.LITTLE"技术。处理负荷较低时利用电力效率较高的A7内核群，负荷较高时利用单位频率的处理性能较高的A15内核。

　　注2） big.LITTLE技术有切换使用A15内核和A7内核的"Task Migration"模式，以及同时运行A15内核和A7内核的"MP"模式。MP模式需要扩展OS的调度器（Scheduler），ARM公司正面向big.LITLLE的实用化时间进行开发。

　　混合化得以推进的背景在于，CPU内核在处理器上所占的面积比例减小。在目前的双核产品中，CPU内核的面积只占整体的1～2成。今后，如果电路面积也随着半导体的进一步微细化而出现充裕空间，GPU内核等其他电路也有望采用混合构造。

　　显示器——大屏幕和高精细化不断增加功耗，液晶及有机EL均瞄准耗电量减半
　　智能手机配备了比普通手机尺寸大且高精细的显示面板，显示面板的耗电量也随之增加。现有智能手机配备的显示面板，无论液晶面板还是有机EL面板，其耗电量均超过了600mW（图11）。有机EL面板在全白显示时的耗电量甚至达到了约1800mW。

　　图11：耗电量高的智能手机用面板

　　智能手机配备的液晶面板或有机EL面板的耗电量超过了600mW。图中为各终端厂商通过实施图像处理等降低耗电量的情况。（图中的面板耗电量为LG显示器的数据）

加之智能手机不以语音通话为主，而主要是用于Web网站浏览和邮件收发，这种用法的改变，使得显示面板会一直保持点亮状