面向新一代多核器件的电源管理技术

动群聚集以便使功率和频率更统一。

　　主动节电

　　感知所需的性能/吞吐量可以进一步节电。这通常通过让软件指定性能需求（如操作系统观察空闲状态，尽可能降低性能）来实现。正如下文所述，它也可以通过硬件感应硬件块上的系统负荷，特别是使用硬件排队机制来实现。在复杂系统中，对于优化功耗来说，来自空调、风扇和其它热设备的功耗比单个器件更重要。由于功耗随着温度升高而大大增加，因此热感应是一个重要方面。

　　动态电压和频率调节

　　器件利用率低可以减少其计算吞吐量，一般来说，最简单方法是通过降低内核的时钟频率来实现，从而节省动态功耗。降低频率通常容易实现：使用来自同一个系统定时器但带有不同频率输出的多个 PLL。也可以使用一个 PLL 并拥有时钟分频器将频率减半，或减少四分之一等来实现同样目的。多核器件经常把几个 PLL 融合在一起，用于这些内核，而且每个内核有数个分频器。这样可允许每个内核根据其负载 以独立的频率范围运行。这种技术称为动态频率调节（Dynamic Frequency Scaling） - DFS，常用于飞思卡尔的 QorIQ 产品中，请参见图 5 的实施示例。

　　（图字）系统时钟；时钟选择（每 CPU）；e500 内核；I-缓存；D-缓存；128KB L2 缓存

　　图5：使用 PLL 和分频器组合的多核器件的频率选择实施示例。

　　如果降低频率，则不再需要努力驱动器件，也同样可以减少电压。这将影响动态和静态功耗，并且其增益比单独的 DFS 更大。动态电压调节 – DVS 本身是不可能实现的，因此，它通常被称为 DVFS。虽然电压调节的好处更多，但也更为复杂。正如 VID 要求电源能够慢慢改变电压水平， DVS 也是如此。有了 DVS，操作时也需要实现动态化，并面临一些挑战。多核器件的每个内核通常有不同的电压需求，以实现节能，同时内核可能处于不同的负载下，而且随着内核数量的增加，需要的电源平面数量相当大，这对于直接成本和板卡面积来说是不切实际的，而且非常昂贵。其次，改变电压水平的过程相对较慢，从低负载情况调整到突发情况会增加过程延迟，会导致不均衡的过程时间，甚至导致数据丢失。在实时系统中，这往往是不可取的。飞思卡尔的 QorIQ 器件不支持 DVS，但推出了不同的技术–SRPG，更好地发挥了现代器件有多个内核的优势，接下来我们将讨论这个方面。

　　状态保持功率门控

　　最高能效的节电是完全关闭所有不需要的部件，节省所有动态和静态功耗，采用多核器件已使其成为了现实，因为增加的内核数量改进了功率/性能粒度。然而，这还不是非常切合实际，因为它需要大量的时间和精力来恢复执行状态。对于内核而言，这是一个部分启动程序，需要重新初始化内核寄存器、堆栈和堆配置、MMU 等，此外，还要将内核添加到操作系统调度程序。关闭部分器件也难以有效地实施，因为启用和禁用部分之间的电压差很容易导致不稳定、漏电、甚至损坏组件。模块之间的隔离也会影响块本身的性能。此外，还需要有不同的电源平面，这会增加芯片尺寸或外部组件的数量。

　　飞思卡尔应对这一挑战的解决方案是在高端 QorIQ 器件中推出了 SRPG –状态保持功率门控（SRPG）。其思路是将模块状态保持门控与非状态保持逻辑分开供电，非状态保持逻辑通常是较大的集。SRPG允许在低功耗和活动状态之间非常快速地进行转换，本质上说是VDD回调，并且必须重新达到一个稳定水平 - 这通常可能是一个亚微秒事件。与完全关闭的概念类似，SRPG理念节省了全部动态功耗和几乎所有静态功耗。该技术的高速功能允许不同的执行方式，其中模块始终处于关闭状态，直到被主动请求要执行一些任务，随后它们被唤醒，执行任务，然后又返回到低功耗状态。这一概念经常用于超低功耗 MCU 解决方案中。然而，根据应用使用情况可能需要修改软件。

　　（图字）逻辑；flip flop：触发器

　　图6：将状态保持触发器和逻辑分开供电，可使逻辑掉电，并在空闲和激活模式之间快速切换。

　　热传感

　　器件的性能、功耗和结温之间有紧密的联系，这样能够感应到它们并能够在系统开始出现不稳定的功率状态时做出反应，就变得很重要。在许多位置都可以感应到温度，但最重要、最准确的温度感应直接在芯片本身上。集成式温度传感器长期以来一直是高性能器件的标准，但后来一般只采用一个模拟输出，这需要一个外部 ADC 将温度进行数字化处理并进行反馈，通常通过一些标准的接口，如 I2C，来执行。

由于半导体器件的功耗随着温度的增加而增加，因此当 Tj 较高时，以更高的速率运行外部冷却设备是典型的节电做法。