面向新一代多核器件的电源管理技术

现代高频器件所消耗的电量大约有一半是静态功率- 漏电与频率无关，但与电压水平有关，而另一半则是动态功率 – 基于系统负荷，因此与频率及电压有关。静态和动态功率之间的合适比率取决于器件的设计选择数量，如工艺技术、晶体管的选择和布局。但在包含芯片的各个器件之间和芯片之间也存在自然的工艺差异。漏电较多的晶体管功耗一般也更高，以允许更高的最大频率。因此，把器件设置为高速、高功率，或低速、低功率比较常见。然而，器件之间依然存在差异，当设计系统特性时，确保它足够强大以处理最大功率器件非常重要。同样重要的是需要了解芯片供应商提供的功率数通常指那些功率最大的器件，而一个典型器件拥有较低的功耗。典型功率器件和最大功率器件之间的功耗可能相差两倍或更多。

　　（图字）内核静态；内核动态；系统动态；系统静态

　　图2：多核器件不同子部件的静态功耗和动态功耗差异。

　　板卡和系统设计人员通常关注两种情况：功率最大时- 电源设计应考虑瞬时（子时钟周期时标）最高水平。热最大值时 - 热设计应考虑较长时间间隔（从数秒到数分钟）内的平均功耗。决定器件功耗的基本参数是电压和频率，其中重要的是观察最大抖动，电源设计可能有最大抖动，热设计可能有短期平均值。但高端器件通常具有自动节电功能，我们将在后面讨论这个功能，这样由于器件利用率降低而达到节电的目的。例如，内核功耗往往与利用率成正比，带静态补偿，而且DDR内存在利用率为零时，几乎不消耗功率。低利用率还可以在动态电平和较低的电压电平时关闭各个模块，以降低静态功耗。

　　看功率数时，需要考虑以下参数：结温、器件利用率水平（包括高速缓存的使用率）以了解内核效率、电压 - 平均值或平均值加最大抖动、内核和子系统频率、I/O配置以及群体器件的使用功率- 典型功率还是最大功率。

　　被动节电

　　降低功耗是设计半导体装置的一个重要组成部分。可使用许多先进技术来降低功耗，而无需任何或仅需非常有限的活动系统和软件感知。在本节，我们将讨论时钟门控、打盹模块和电压 ID。

　　时钟门控

　　由于一个模块的动态功耗取决于频率，因此我们通过降低频率或在不使用时将其完全关闭就可以大大减少动态功耗。时钟门控技术是一种常用技术，在这个技术中，一个模块的启用信号关联到本地时钟信号。当模块被禁用时，时钟也将被停止，从而消除了动态功率。时钟门控技术也可用于减少芯片尺寸，从而降低功耗，因为时钟停止则无需在模块内启用信号传播。

　　时钟门控技术多用于较大的模块，如内核、DDR 控制器、接口、加密单元等，但它也可在模块内使用。例如，通常内核运行的频率比系统内其他部件的频率高，因而对动态功耗更敏感。因此，可以对内核中的组件，如浮点单元、矢量处理引擎或单个执行块实行门控。子组件时钟的启用和禁用取决于管道中的指令。

　　飞思卡尔已将广泛的时钟门控应用于几代器件，而且将继续将其作为产品设计工艺的一个重要组成部分。

　　打盹模块

　　电压水平对于静态和动态功耗都至关重要，，但降低电压就不能以给定的频率正确执行。然而，正如时钟门控技术可短期节省模块的功率一样，电压水平也可以临时改变。这一理念利用了状态保持需要的电压比状态变化需要的电压更少这一事实。把模块置于这种低电压模式被称为 "打盹"状态。然而，实施打盹功能比时钟门控技术更复杂，它还需要尽早指示状态变化，这样电压水平可以即时调回，而不影响性能。

　　打盹状态的典型实施方法不是为了降低 Vdd，而是为了提高接地电平。最终的效果是相同的，降低电压差和减少漏电。飞思卡尔在 45nm P50x0 器件的高速缓存中推出打盹功能，而且 28nm e6500 内核支持打盹功能。

　　（图字）正常；打盹

　　图3：提高接地以降低相对于 Vdd 的电压差，从而降低静态和动态功耗。

　　电压 ID

　　电压识别 - VID，监控半导体器件制造的工艺变化。假定漏晶体管能提供快速器件 - 即更易驱动，以及高功耗器件，那么通常可以通过采用较低的电压来降低速度和功耗。这可以使器件群更紧密地联系在一起，从而产生更统一的系统，同时实现更大的产出。

　　带VID的器件在生产测试阶段会获得标识，这个标识会通过熔断或其它永久机械手段印在器件上。然而，需要电源能够慢慢调节电压才能让 VID 起作用。在启动过程中会读取 ID，并相应地调整电压。

　　（图字）功率；频率；频率过低；功率过高

图4：通过这个示例可以看到器件群如何传播以及 VID 如何能允许电源规格之外的器件移入，或者看到推