一种高速PCI数据采集卡设计方案

　　引言

　　数据采集向高精度和高速度两个方向发展。高精度数据采集依赖于A/D器件的精度，高速度数据采集不仅依赖于A/D器件的速度还依赖于数据采集系统的设计。高速数据采集按是否可连续采集而可以分为两类。第一类是在一段时间内的高速数据采集，采集数据的时间长度取决于存放数据的RAM存储器的空间大小;另外一种是可以连续地高速数据采集，采集的数据被存放在大容量的存储器上，一般为硬盘，这种采集的速度相对较小。本文提出属于第一类的PCI接口高速数据采集方案，可以实现高达80Mb/s的数据采集速度。

　　1 硬件结构

　　高速数据采集卡的硬件结构见图1。

　　采集系统使用AD9248 DAC芯片，可以同时对两路模拟信号进行模数转换，每路输入可以选择差分输入或单端输入。它最大的采样率可达65MS/s，采样精度为14bit。数据传输使用了CY7C09449集成芯片，它实现局部总线和PCI总线之间的数据传输。一片FPGA将CY7C09449和AD-9248连接起来。FPGA的作用有两个，其一是控制A/D芯片实现数据转换，其二是和PCI接口芯片交互，实现数据传输。

　　硬件设计上，CY7C09449和PCI总线是无缝连接，CY7C09449的局部总线和FPGA相连，AD9248的数据线及控制线和FPGA相连。软件设计包括FPGA器件的逻辑设计、高速数据采集卡在WindowsXP下的驱动程序设计和应用软件设计。本文主要介绍高速数据采集卡的软件设计。

　　2 数据采集过程

　　CY7C09449是美国Cypress公司生产的一款PCI接口控制芯片，支持PCI2.O协议，可以作为PCI总线的主设备也可以作为PCI总线的从设备。CY7C09449的局部总线可以和多种常用的微处理器直接相连。它内部包含的128kbit的双端口SRAM共享存储区可以从PCI总线访问也可以从局部总线访问，这是它最主要的资源。它内部包含的一些配置寄存器可以从PCI总线访问也可以从局部总线访问。在PCI总线上，CY7C09449可以处于从设备的地位，接收主机对它的配置寄存器或共享存储区的访问。在PCI总线上，CY7C09449也可以处于主设备地位，主动发起数据传输，将数据传出或存入共享存储区。它能够产生任何32位PCI总线地址，可以发起PCI总线的突发传输。在局部总线上，CY7C09449处于从属的地位，微处理器控制着对它访问的主动权。CY7C09449的局部总线本质上是同步传输接口，可以支持突发传输。TMS320VC33处理器通过配置CY7C09449内部寄存器使其与SCY7C09449的局部总线相连接，并兼容TMS320VC33的异步访问方式。

　　数据采集的过程由主机发起。主机的应用程序向驱动程序请求数据采集，驱动程序通过写入CY7C09449的主机控制状态寄存器0bit使引脚RSOUTD的状态由低电平到高电平转换，FPGA根据此信号来启动一次数据采集。FPGA从A/D读取数据，然后写入CY7C09449的SRAM中。SRAM的大小为4k的双字，FPGA把它分为2个2k双字的块，循环交替使用。FPGA每写完一个块就通过CY7C09449的引脚IRQ IN向主机请求一次中断。主机的驱动程序在中断服务程序中通过写入CY7C09449的DMA局部基地址寄存器、DMA主机物理基地址寄存器、DMA长度寄存器来配置数据传输的源地址、目的地址、数据长度，然后再写入CY7C09449的DMA控制寄存器来启动DMA传输。这样直到本次所有的数据采集完毕，FPGA停止数据的读取处于等待状态。主机的中断服务程序在收到最后一块数据后向应用程序发送一个消息，告知本次数据采集完成。应用程序这时就可以处理采集到的数据或将数据存在硬盘中。

　　3 FPGA的逻辑设计

　　FPGA器件要实现的功能是从A/D器件读取数据，然后通过局部总线将数据传送给CY7C09449内部的双端口SRAM。对FPGA的逻辑编程是在Quatus6.0下进行的。顶层逻辑设计使用原理图设计方法，把FPGA的逻辑分为3个模块，每个模块内部逻辑使用文本设计方法，使用VHDL语言编程。FPGA内的逻辑模块如图2所示。

　　A/D控制模块产生A/D器件的控制信号，从A/D读取数据，然后写入FIFO。AD控制模块的功能相对比较简单，也比较容易实现。

　　因为在数据采集的过程中A/D采样速度数据是固定的，但是数据传输有时速度很快而有时因为等待出现短时的阻塞。所以必须要有FIFO来缓冲采集的数据。FIFO模块是用Quatus6.0的向导生成的，只需要设定有关参数即可。FIFO的写入和读取使用同步接口逻辑，FIFO的存储宽度是32位，其深度是512。

局部总线控制模块从FIFO中读取数据然后写入CY7C09449的SRAM中。CY7C09449的局部总线支持同步数据传输，虽然它也兼容异步数据传输，但FPGA的局部总线控制模块选用了同步数据传输逻辑，因为这样可以获得更高的数据传输速度。CY7C09449的