微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 基于MC33591/MC33592的315MHz/434MH

基于MC33591/MC33592的315MHz/434MH

时间:02-11 来源:不详 点击:

摘要:给出了一种基于MC33591/MC33592设计的315MHz/434MHz OOK/FSK接收电路,该电路的数据速率为1~11kbaud,OOK/FSK灵敏度为-105dBm,最快唤醒时间为1ms,电源电压为:VGND-0.3~5.5V,在运行和配置模式时的电源电流为7.4mA,待机模式时的电流消耗为250μA,此外,该接收电路还具有三线SPI接口,可以直接与微控制器进行接口。

MC33591/MC33592是一个单片集成接收器,该芯片内含660kHz的中频带通滤波器、完整的VCO、可消除镜像的混频器、曼彻斯特编码时钟再生电路以及完整的SPI接口。可用于设计315MHz/434MHz OOK/FSK接收电路。
1 MC33591/ MC33592的引脚功能

MC33591采用LQFP24封装形式,其引脚排列如图1所示,各引脚功能如表1所列。
表1 MC33591/MC33592引脚功能描述

引  脚 符  号

描      述

1,2 VCC 5V电源
3 VCCLNA 5V LNA电源
4 RFIN RF输入
5 GNDLNA LNA接地端
6 GNDSUB 辅助接地端
7 PFD 连接到VCO控制电压
8 GNDVCO VCO接地端
9 GND 芯片接地
10 XTAL1 基准晶振
11 XTAL2 基准晶振
12 CAGC OKK IF AGC(自动增益控制)电容接入端,FSK基准
13 DMDAT 数据解频(OKK和FSK解调)
14 RESETB 状态机复位
15,16 MISO,MOSI SPI输入/输出接口
17 SCLK SPI接口时钟
18 VCCDIG 5V数学电源
19 GNDDIG 数字接地
20 RCBGAP 参考电压输出
21 STROBE 选通振荡器控制输入或待机/工作控制信号外部输入
22 CAFC 自动频率控制电容接入端
23 MIXOUT 混频输出
24 CMIXAGC 混频AGC(自动增益控制)电容端

2 内部结构与工作原理

MC33591/ MC33592的射频部分由能消除镜像干扰的混频器、660kHz的中频带通滤波器、自动增益控制级和OOK/FSK解调器组成。控制部分则包含有数据管理器、配置寄存器、串行接口、状态控制器等。其SPI接口可对调制方式进行编程选择。电路的数据可以从比较器输出,或者在数据管理器使能时从SPI端口输出。

2.1 本机振荡器

由于PLL环路滤波器已被集成在IC中,因此实际应用中的元器件数值可以根据本振参数在PFD引脚通过一个外部滤波器作略微的改进。使用者可以通过附加外部滤波器来选择最佳工作状况。锁相环电路增益可以由PG位编程设置,该位置为1时,环路为低增益状态。

2.2 通信协议

用MC33591/MC33592进行通信时,数据通过曼彻斯特编码后的占空系数:在OOK模式为48%~52%,而在 FSK模式时为45%~55%。此外,该通信协议编码还包括前同步(Preamble)、ID(识别)、报头(Header)字和数据等。其中ID(识别)字的内容是按曼彻斯特编码,并被预先装入电路中的配置寄存器2。识别字传输速率与数值传输速率一致。

为了与识别或报头字编码不同,前同步字的内容必须仔细定义。

报头字应当是4位曼彻斯特编码"0110"或者是它的补码。

一般数据(Data)应紧跟报头而没有任何延迟。数据由一个信息结束命令?End-of-Message EOM?结束,EOM由2个NRZ连续的1或0组成。当采用FSK调制时,数据由一个EOM结束,而不能简单地被射频信号终止。

图2给出了一个带有前同步字、识别字、报头字并跟随2数据位及结束字的完整信号,前同步通常放在识别和报头两个字的前面。
    图3是一个使用ID检测的完整信号示意图。当接收机进入等待模式时,通常需要的设置时间一般为1ms。

2.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top