开放式FPGA增加测试灵活性

现在的大多数仪器通过将封闭式FPGA与固定固件相结合来实现仪器的各种功能。如果您看过一个拆解后的示波器，您可能已经看过里面的FPGA.FPGA提高了测试仪器的处理能力，而且如果您会使用仪器中的开放式FPGA，就可以自己编写仪器的测试功能。

仪器厂商早就认识到FPGA的优势，而且也利用其独特的处理能力来实现仪器的各种特性：

*在示波器上进行预触发采集

*在矢量信号分析仪上通过信号处理生成I和Q数据

*实时实现模式生成和高速数字仪器的向量比较

测试设备制造商正在致力于帮助用户更好地利用FPGA，以针对更多的特定应用进行优化。为了帮助您理解这一转变的好处，以下几点是FPGA特别适用于测试应用的关键属性：

*确定实时的处理

*真正的并行执行

*可重配置

*低延迟

再进一步思考一下，您可以利用开放式FPGA来实现以前无法实现的哪些功能呢？为了说明这些可能性，以下介绍了一些利用开放式FPGA的常见测试应用。

加速测试系统

在高产量生产线的末端生产测试中，测试时间分秒必争。当生产线的测试速率与生产速率相匹配时，生产效率达到最大。如果无法实现这一匹配，则必须采用创新的技术来缩短测试时间。传统的方法通过以太网、USB或GPIB将独立的台式仪器连接到PC主机上。由于待测设备通过不同的数据总线分别进行控制、测量和处理，因而所需要的测试时间相对较长。另一种方法是使用开放式FPGA来加速该过程，如图1所示。

图1：在测试仪器中，开放式FPGA可实现触发和后处理等功能。

FPGA没有利用外部通信总线，而是使用PXIe等高速总线来连接仪器，并通过其配置端口（如I2C、SPI或其他控制总线）连接到待测设备。在此类应用中，FPGA可控制DUT（待测设备）、触发其他仪器开始采集采样数据，甚至对这些采样数据进行处理，将其转换成对主机有意义的结果。

低延迟是能够加快此类应用运行速度的一个关键因素。FPGA本身并不具有操作系统，它是在具有高速时钟速率的硬件上实现所有逻辑。这意味着一个响应可能需要一个时钟周期来进行采集、一个时钟周期来进行处理以及一个时钟周期来做出响应。如果时钟速率为200MHz（时钟周期为4ns），则一个完整的响应需要12ns.由于FPGA的确定性特性，这种响应并不是一次性的，而是每一次都是12ns.因此，FPGA就可以省去与主机相关的延迟，而且可以最小化基于主机的处理的非确定性延迟。

协议感知

今天，并不是所有的数字和MEMS器件可以针对已知的结果向量进行测试。例如，给PDM（脉冲密度麦克风）一个激励信号，由于PDM的模拟特性，每次测试得到的比特流都会不一样。为了获得此类待测设备相关的有意义结果，首先需要根据相应协议解码数字流，之后再比较结果。使用开放式FPGA，您可以对测试系统进行配置，在FPGA上执行PDM协议，而不是将其传输到CPU上进行解读。从更宽泛的角度来说，您今天可以对FPGA进行配置来执行PDM协议，明天也可对同一个FPGA进行重新配置来执行其他协议，以测试数字温度传感器、加速度计、或MEMS器件。

在图2中，协议并不是在CPU上执行，而是在FPGA上。正因为如此，该测试系统可以支持快速握手脚本，适应精确等待周期等协议行为，并根据该通信做出决策。这种方法不仅可以让您接收来自DUT的更高层数据，如PDM麦克风解码后的模拟数据，而且也可以让您使用更高级别的命令来编写测试脚本。

图2. FPGA可用于处理协议，使其感知总线所使用的协议。

闭环测试：功率放大器

在无线通信系统中，功率放大器集成电路可在将信号发送至天线之前增加信号的强度。功率放大器通常在一个特定的输出功率下具有特定的性能。因此，当功率放大器在特定输出功率电平下运行时，有必要对功率放大器进行测试。但是，我们通常只是粗略地知道放大器的增益（例如±3分贝），而且放大器的增益在设备运行范围内是非线性的。越接近最大输出功率，增益越低。因此，在进行任何性能测量之前必须"调整"放大器的输出。输出调整通常称为功率调整或功率伺服。其基本原理是，调整放大器的输入功率直至测量得到正确的输出功率。

用于测量功率放大器的传统测试装置如图3所示。VSG（矢量信号发生器）生成一个激励波形至DUT（待测设备）。功率计可确保DUT输出的是正确的功率电平。最后，VSA（矢量信号分析仪）测量待测设备的性能--如EVM（误差矢量幅度）或ACP（邻信道功率）。这些测量是在各种中心频率和功率电平下进行的。

图3.用于测量功率放大器输出的传统测试装置包含一个VSG、VSA和功率计。

功率放大器的输出功率必须根据每个所需