使用采样示波器对PCB进行串扰分析

编辑笔记：本文讨论了串扰的组成，并向读者展示了如何利用泰克的TDS8000B系列采样示波器或CSA8000B系列通信信号分析仪来测量单面PCB|0">PCB板上的串扰。

随着通信、视频、网络和计算机技术领域中数字系统的运行速度日益加快，对此类系统中的印刷电路板(PCB)的品质要求也越来越高。早期的PCB设计在面临信号频率日益增高和脉冲上升时间日益缩短的情况下已无法保证系统性能和工作要求。在目前的PCB设计中，我们需要利用传输线理论对PCB及其组件(边缘连接器、微带线和元器件插座)进行建模。只有充分了解PCB上串扰产生的形式、机制和后果，并采用相应技术最大程度地加以抑制，才能帮助我们提高包含PCB在内的系统的可靠性。本文主要围绕PCB设计展开，但相信文中所讨论的内容也有助于电缆和连接器的表征等其它应用场合使用。

串扰可能造成的后果

PCB设计师之所以关心串扰这一现象，是因为串扰可能造成以下性能方面的问题：

噪声电平升高 有害尖峰毛刺 数据边沿抖动 意外的信号反射

这几个问题中哪些会对PCB设计有所影响取决于多方面因素，比如板上所用逻辑电路的特性、电路板的设计、串扰的模式(反向还是前向)以及干扰线和被干扰线两边的端接情况。下文提供的信息可帮助读者加深对串扰的认识和研究，从而减小串扰对设计的影响。

研究串扰的方法

为了尽可能减小PCB设计中的串扰，我们必须在容抗和感抗之间寻找平衡点，力求达到额定阻抗值，因为PCB的可制造性要求传输线阻抗得到良好控制。在电路板设计完成之后，板上的元件、连接器和端接方式决定了哪种类型的串扰会对电路性能产生多大的影响。利用时域测量方法，通过计算拐点频率和理解PCB串扰(Crosstalk-on-PCB)模型，可以帮助设计人员设置串扰分析的边界范围。

时域测量方法

为了测量与分析串扰，可采用频域技术观察频谱中时钟的谐波分量与这些谐波频率上EMI最大值之间的关系。不过，对数字信号边沿(从信号电平的10%上升到90%所用的时间)进行时域测量也是测量与分析串扰的一种手段，而且时域测量还有以下优点：数字信号边沿的变化速度，或者说上升时间，直接体现了信号中每个频率成分有多高。因此，由信号边沿定义的信号速度(即上升时间)也能够帮助揭示串扰的机制。而上升时间可直接用于计算拐点频率。本文将使用上升时间测量方法对串扰进行阐述和测量。

拐点频率

为保证一个数字系统能可靠工作，设计人员必须研究并验证电路设计在拐点频率以下的性能。对数字信号的频域分析表明，高于拐点频率的信号会被衰减，因而不会对串扰产生实质影响，而低于拐点频率的信号所包含的能量足以影响电路工作。拐点频率通过下式计算：

fknee = 0.5/ trise

PCB串扰模型

本节给出的模型为不同形式串扰的研究提供了一个平台，并阐明了两条微带线之间的互阻抗是如何在PCB上造成串扰的。图1是一个概念性的互阻抗模型。

图1：PCB上两根走线之间的互阻抗。

互阻抗沿着两条走线呈均匀分布。串扰在数字门电路向串扰线打出上升沿时产生，并沿着走线进行传播：

1．互电容Cm和互电感Lm都会向相邻的被干扰线上耦合或"串扰"一个电压。

2．串扰电压以宽度等于干扰线上脉冲上升时间的窄脉冲形式出现在被干扰线上。

3．在被干扰线上，串扰脉冲一分为二，然后开始向两个相反的方向传播。这就将串扰分成了两部分：沿原干扰脉冲传播方向传播的前向串扰和沿相反方向向信号源传播的反向串扰。

串扰类型与耦合机制

根据前面讨论的模型，下面将介绍串扰的耦合机制，并讨论前向和反向这两种串扰类型。

电容耦合机制

电路中的互电容引起的干扰机制：

干扰线上的脉冲到达电容时，会通过电容向被干扰线上耦合一个窄脉冲。 该耦合脉冲的幅度由互电容的大小决定。 然后，耦合脉冲一分为二，并开始沿被干扰线向两个相反的方向传播。

电感或变压器耦合机制

电路中的互电感会引起如下的干扰：

在干扰线上传播的脉冲将对呈现电流尖峰的下个位置进行充电。 这种电流尖峰会产生磁场，然后在被干扰线上感应出电流尖峰来。 变压器会在被干扰线上产生两个极性相反的电压尖峰：负尖峰按前向传播，正尖峰按反向传播。

图2：电容耦合式串扰。

图3：电感耦合式串扰。

图4：反向串扰。

图5：前向串扰。

反向串扰

上述模型导致的电容和电感耦合串扰电压会在被干扰线的串扰位置产生累加效应。所导致的反向串扰包含以下特性： 反向串扰是两个相同极性脉冲之