采用电磁场仿真和测量技术快速定位电源/地阻抗存在的问题

电源与地之间的输入阻抗是衡量电源供电系统特性的一个重要的指标，影响电源供电系统特性的因素有：PCB的分层、电路板的布线、电源/地平面的形状、元器件的布局、过孔和引脚的分布、IC的工作频率等等因素。为了降低电源与地之间的阻抗，应遵循以下一些设计准则： 1. 降低电源和地板层之间的间距; 2. 增大平板的尺寸; 3. 提高填充介质的介电常数; 4. 采用多对电源和地层。对于设计工程师来说，测量电源与地之间阻抗的一个重要应用就是：优化板上去耦电容的放置。

去耦电容的主要作用是抑制电路板本身特有的谐振以减少噪声，同时，由于EMI或噪声分布通常与整个电路板上各个区域电源/地阻抗的分布有着密切的关系，控制电源与地之间的阻抗，是降低电路板的辐射以控制EMI问题的重要举措之一。这里面包含两方面的课题：1. 如何确定去耦电容的位置;2. 如何确定去耦电容的具体数值。

图1 电源/地平面的模型结构

传统的电源/地阻抗测量方法之一就是利用矢量分析仪来判断电路板布局布线中存在的电源/地阻抗问题。这种方法存在的主要问题是：电路板必须设计制造出来并安装好元器件，一旦发现诸如EMI或噪声超标之类的系统设计问题，返工重新设计电路板的可能性就比较大。此外，利用该方法测量电源/地阻抗花费的时间较长、去耦电容的定位精度不够、需要反复试验才能最终优化去耦电容的布局。
另一方面，建立在经验基础上的去耦电容设计规则，一般要求：

*电源输入端跨接一个10~100mF的电解电容器;
*为每个集成电路芯片配置一个0.01mF的陶瓷电容器;
经验规则存在的重要问题之一是有可能过多地添加去耦电容。
出于缩短上市时间和降低成本的考虑，系统制造商需要更为快速的方法，来观测电路板系统上存在较大的电源/地阻抗的区域，并精确地优化去耦电容的布局和设置，为此，本文着重介绍电磁场仿真和测量工具在定位较大电源/地阻抗点中的应用及其发展趋势。

仿真工具："零成本"定位电源/地阻抗设计问题

在许多文献中，采用有效电感来模拟电源和地平面的电特性。在低频时的有效电感模型(图1a)并没有考虑在电源和地平面中波的传播和谐振，因此，它不适合于模拟高速封装结构，模拟的结果也不精确。线天线模型(图1b)是电源和地平面结构的另一种近似。该方法能够处理波的传播和通孔的相互作用，但是对于复杂的结构需要很长的计算时间，此外，要将这个频域技术与时域电路仿真器直接连接起来也不方便。许多公司在电路仿真器中采用流行的2D电容/电感网格模型来模拟电源和地平面(图1c)。采用这种方法，导电平面被分为小的单元，每个单元由单元中的电容和电感来模拟。这种方法的主要优点是它适合于瞬态SPICE类型电路的仿真。

对电源/地建模的目标是压缩电源/地噪声、优化去耦电容布局并选择正确的去耦电容数值。这个过程中选择的EDA工具必须具备下列基本组成部分：

(1) 可以提取传输线的RLGC矩阵的2D场求解工具;
(2) 有损传输线仿真器;
(3) 用于绑定线、通孔、金属平面的3D场求解工具;
(4) IC、驱动电路和接收器的行为模型。

例如，利用Sigrity 公司的SI仿真工具，并通过一系列"what-if"仿真，可以确定恰当的耦合电容值。图2所示为4层电路板，各层分别为信号、电源、地和信号，芯片位于电路板的中央。图3所示为10ns内电源面和地面之间噪声电压历史峰值的空间分布。从图4很容易识别电源和板上去耦电容的位置。此外，还可以看到：上角显示存在很大的电源/地噪声波动，而那里正是时钟线通孔所在的位置。显然，当时钟线从顶层向底层转换时，电源和地之间的转换孔耦合了电源/地噪声。图5表明：时钟线通孔位于同步开关噪声的热点。

图2 同步开关输出期间电路板上存在问题的时钟网络

压缩耦合噪声的方案很简单。在电路板上角的时钟通孔附近安装一个去耦电容，该处的电源/地噪声就降低了，时钟线上的感应耦合噪声也降低到噪声门限之下。

一般地说，通过高精度建模计算并全波电磁场求解方法，例如三维有限差分时域(FDTD)方法或有限元方法(FEM)，原则上总能够优化整个电路板的去耦电容的布局，因此，是EDA行业发展的一个方向。

例如，Ansoft公司最新推出的NEXXIM作为新一代的时域和频域电路仿真工具，具备对超复杂和大规模的射频和模数混合电路进行时域和频域精确并快速混合仿真的能力。利用其独特的电磁场仿真模型，可以对传统仿真无法圆满解决的特殊器件进行精确建模，如一些特殊的非线性器件和变压器(包括不对称和各种抽头变压器)等。同时，以其强大的仿真能力，支持目前日益复杂的系统及仿真。

安捷伦业已把它的EDA系列产品扩展到包括完整的3D电磁场(EM)仿真，包括与电路布局的直接链接及协同仿真能力。