集成电路的电磁兼容测试

IEC 61967标准中的这一部份可测试集成电路表面电场和磁场的空间分布状态，测试示意图如下所示：使用电场探棒或磁场探棒机械地扫过集成电路的表面，记录每次的频率、发射值和探棒的空间位置，透过软件进行后处理，各频率点场强的空间分布图可用有色图谱表示。这种方法所能达到的效果与机械定位系统的精确度及所用探棒尺寸密切相关。此方法可用于一般的PCB，所以未必要采用IEC61967-1中推荐的标准测试电路板。透过对集成电路表面进行电场和磁场扫描，可以准确定位集成电路封装内电磁辐射过大的区域。标准推荐使用部份屏蔽的微型电场探棒和单匝的微型磁场探棒，这两种近场探棒都可用0.5mm的半刚体同轴电缆制作。

1Ω/150Ω直接耦合法

图4：1Ω/150Ω直接耦合法测试示意图。

IEC61967-4分为两种方法：1Ω测试法和150Ω测试法。1Ω测试法用来测试接地接脚上的总干扰电流，150Ω测试法用来测试输出端口的干扰电压。离开芯片的射频电流汇流到集成电路的接地接脚，因此对地回路射频电流的测量可较好地反映集成电路的电磁干扰大小。用1Ω的电阻串联在地回路中，一方面可用来取得地回路的射频电流；另一方面，可实现测试设备与接地接脚端的阻抗匹配。150Ω测试法可用来测试单根或多根输出讯号线的干扰电压，150Ω阻抗代表线束共模阻抗的统计平均值。为实现150Ω共模阻抗与50Ω的测试系统阻抗的匹配，必须采用阻抗匹配网络。测试图如下所示。

法拉第罩法(WFC)

图5：法拉第罩法发射测试示意图。

法拉第罩法可测试电源线和输入输出讯号在线的传导干扰电压。将装有集成电路的标准电路板或应用电路板放入法拉第罩中，电源线和讯号线进出法拉第罩都要经过滤波处理，法拉第罩上测试端口接测试仪器，待测端口接50Ω匹配负载，较好的屏蔽环境降低了测试的背景噪音，测试路径串联100Ω电阻用来实现150Ω共模阻抗与50Ω射频阻抗的匹配，测试原理图如下所示。

磁场探棒法

图6：磁场探棒法测试示意图。

磁场探棒法是透过测试PCB板导线上的电流来评定集成电路的电磁发射。芯片接脚透过PCB板上的导线与电源或外围电路相连 ，它产生的射频电流可用一个靠近的磁场探棒获取，由电磁感应定律，探棒输出端的电压正比于导线上的射频电流。磁场探棒的结构细节和推荐尺寸在标准中有详细描述，测试图如下所示：

电磁抗扰度测试法IEC62132

通用条件和定义

为了评定芯片的抗扰度性能，需要一个易于实现且可重复的测试方法。芯片的抗扰度可分为辐射抗扰度和传导抗扰度，需要得到集成电路产生故障时的射频功率大小。抗扰度测试将集成电路工作的性能状态分为五个等级，测试时，连续波和调幅波测试要分别进行，调变方式也是采用1kHz 80%调变深度的峰值电平恒定调幅，这些要求都与汽车零件的抗扰度测试标准ISO11452相似。

TEM小室法

图7：TEM小室法法辐射抗扰度测试示意图

IEC61967-2中的TEM小室也可以用来进行抗扰度的测试，小室一端将接收机换成讯号源和功率放大器，小室另一端接适当的匹配负载。在小室中设立起来的TEM波与远场的TEM波非常类似，适合用来进行电磁抗扰度的测试。此外，为了实时地监视集成电路的工作状态，还需要配套的状态监视设备。测试图如下：

大量电流注入法(BCI)

图8：BCI测试示意图。

本方法是对连接到集成电路接脚的单根缆线或线束注入干扰功率，透过注入探棒被测电缆由于感性耦合而产生干扰电流，此电流的大小可由另一个电流探棒测出。这种方法其实是由汽车电子抗扰度测试发展而来，可参见ISO11452-4，测试图如下所示：

直接射频功率注入法(DPI)

图9：DPI测试示意图。

与BCI方法采用感性注入相对应，DPI方法采用容性注入。射频讯号直接注入在芯片单只接脚或一组接脚上，耦合电容同时具备隔离作用，避免了直流电压直接加在功率放大器的输出端，测试示意图如下所示：

法拉第罩法WFC

图10：法拉第罩法抗扰度测试示意图。

法拉第罩传导抗扰度测量法采用IEC61967-5的法拉第罩，只须将接收机换成讯号源和功率放大器，测试图如下所示。屏蔽的结构和良好的滤波使射频干扰讯号被限制在法拉第罩内部，可有效地保护测试作业人员。

测试系统方案范例

图11：集成电路电磁发射测试配置图。

图12：集成电路电磁抗扰度测试配置图。

针对IEC61967的各项测试，R&S提出了经认证的接收机R&S ESCI，结合各种附件，即可完成集成电路电磁发射测试