基于S3C2410的TFT-LCD驱动电路设计

S3C2410 LCD控制器可以产生的用于控制TFT-LCD的时序信号主要包括VCLK(像点时钟)、VDEN(数据有效信号)、VSYNC(垂直同步信号)、HSYNC(水平同步信号)、LEND(行结束信号)及LCD_PWREN(液晶屏使能信号)。VCLK信号是LCD控制器和LCD驱动器的像素时钟信号， LCD控制器在VCLK信号的上升沿处将数据送出，在VCLK信号的下降沿处被LCD控制器采样；VSYNC信号是垂直同步信号(也称帧同步信号)，用来指示新的一帧图像的开始；HSYNC信号是水平同步信号(或行同步信号)，用来给出新的一行扫描信号的开始；VDEN信号是数据使能信号；LEND信号是行扫描结束信号，LCD驱动器在每扫描一行像素后给出该信号；LCD_PWREN信号用来控制LCD控制器的开或关，以便降低功耗，它需要LCD控制器硬件设计的支持。

寄存器和设置说明

S3C2410的LCD控制器内部设有较多的寄存器，其中与时序信号高度相关的寄存器位于寄存器组中的LCDCON1/2/3/4/5。本文设计的LCD驱动器需要LCD控制器给出VCLK、VDEN、LCD_PWREN和VD[23:0]信号，其中VCLK信号依赖于LCDCON1寄存器中CLKVAL和S3C2410的HCLK的取值，具体公式为：VCLK(Hz)=HCLK/[(CLKVAL+1)×2]。VSYNC和HSYNC的产生依赖于LCDCON2/3寄存器及HOZVAL和LINEVAL的配置，其中HOZVAL=水平像素数-1，LINEVAL＝垂直显示尺寸-1。帧频率VSYNC与LCDCON1/2/3/4寄存器中的VSPW、VBPD、VFPD、LINEVAL、HSYNC、HBPD、HFPD、HOZVAL和CLKVAL有关，具体公式为：

Frame Rate(VSYNC)=1/{[(VSPW+1)+(VBPD+1)+ (VFPD+1)+(LINEVAL+1)] 碵(HSPW+1)+(HBPD+1)+ (HFPD+1)+(HOZVAL+1)] 碵2?CLKVAL+1)/HVLK]}

其中，HOZVAL=240-1=239，LINEVAL=320-1=319。

系统测试结果

在软硬件研制开发完成后，对系统进行了测试，图6是PCB板的地面元件布局图，测试结果显示，液晶屏可以正常显示，该系统达到了设计要求。由于设计的硬件驱动电路只需要LCD 控制器给出像点时钟、数据使能信号和RGB数据信号，因此，为移植到不同的平台带来了较大的灵活性，实用性很强.