微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 行业新闻动态 > 芯片世界观 | 拆解式分析AMD新的Zen架构EPYC服务器

芯片世界观 | 拆解式分析AMD新的Zen架构EPYC服务器

时间:05-26 来源:3721RD 点击:

AMD推出了第一代Epyc服务器,这个全新的服务器级处理器系列是基于Zen架构构建。处理器范围从8核16线程120W芯片Epyc 7251(运行功率2.1-2.9Hz),到32核64线程180W怪兽级芯片Epyc 7601(运行功率2.2-3.2Hz)。

今年早些时候,AMD最初透露其服务器芯片代号为"那不勒斯"。随着消息的更新,我们了解到一些新芯片的基础信息:它将拥有128个PCIe通道和8个DDR4内存控制器,并支持一个或两个插槽配置。现在AMD正式发布,产品介绍中包含处理器如何组合在一起,以及它们将提供哪些功能。

所有AMD的Zen处理器的基本构建块,包括台式机中的Ryzen和服务器中的Epyc,都是8核16线程芯片。 Ryzen处理器中用了一个;Threadripper高端台式机桌面处理器用了两个;而Epyc处理器用了四个。每个芯片包括两个内存控制器、电源管理和一堆PCIe通道,最重要的是无限连接Infinity Fabric,AMD的高速互连源自一致的HyperTransport技术。

从我们对Ryzen的研究来看,无限连接(IF)是用来连接每个八核芯片中的两个核块(称为"核心复合体",即CCXes)。IF同时也用于连接多芯片模块(MCM)中的芯片,并在两个处理器配置中连接两个插槽。

在处理器内,每个芯片有三个IF链路,一个到另外三个芯片。每个链路在每个方向上运行速度高达42GB / s。这些链接的速度与每个芯片独立支持的2667MHz DDR4内存的两个通道提供的42GB / s内存带宽相匹配,这意味着在Epyc MCM内的任何一个芯片都可以使用整个处理器的完整内存带宽而不受制约。访问连接到不同芯片的存储器将比访问直接连接的存储器具有更高的延迟,但不会造成带宽损失。

在双插槽配置中,插槽之间有四个IF链路。一个插槽中的每个芯片与另一个插槽中的芯片配对,总共四对,每对之间有一个IF链路。这种设计意味着访问远程存储器最多具有两跳带宽损耗,并且存在数据可以从一个插槽上的芯片移动到另一个芯片的多个路由。交叉插槽IF连接比内部连接稍慢,以38GB / s的速度进行双向操作。主要是由于这些链路具有更高的错误检查开销,这占用了一些带宽。

内部和外部IF连接均由电源管理。如果链路上没有太多的带宽流量,处理器将会削减其性能,从而减少能耗。不用于连接上的电源就可以用于内核的工作,AMD表示这种电源管理可以提高每瓦8个百分点的性能提升。

每个处理器提供128个I / O通道。 在双插槽配置中,来自每个处理器的64个通道用于IF连接,总共有128个I / O通道仍然可用。 因此,单插槽和双插槽配置都提供几乎相同的I / O选项。 用户使用I / O通道的主要功能是PCIe连接,每个系统最多可以有八个PCIe 3.0x16连接。

双插槽配置可以细分为128个PCIe 3.0 x1链接,并且PCIe连接的配置具有很高的灵活性。每个芯片都可以使用八个链接作为SATA连接。这是双插槽系统为您提供更多I / O功能的少数几个领域之一;有两个插槽,芯片将支持总共16个SATA连接。

Epyc被设计为系统芯片。通常在主板上需要额外组件的许多功能已经集成到AMD称为Epyc处理器本身的服务器控制器中心(SCH)中。这包括四个USB 3.0控制器、串行端口控制器、时钟生成和低速接口,如I2C。有一个I / O组件不在处理器内部,那就是以太网。为此,在使用的时候您还将需要一个PCIe卡或主板集成接口。

Epyc是大号的Ryzen吗?
在很多方面,Epyc与扩大的Ryzen并没有很大的不同 ,鉴于共同的架构,这一点也令人惊讶。例如,在Epyc中就发现了Ryzen以每个单核为单位单独调整电压的功能。

当然,有一些功能在Epyc上得到了提升。像Ryzen一样,Epyc可以根据使用水平提升时钟速度。例如,最高端的7601部分的基本速度为2.2GHz,全核提升为2.7GHz,最大提升为3.2GHz。在 Ryzen中最大提升是非常有限的,只能达到1-2个内核,Epyc在3.2GHz时可以达到12个内核。

Epyc芯片还提供两种模式,在启动时设置,让您在一致的性能和一致的电源使用之间选择。在性能模式下,芯片将提供可重复的、一致的时钟速度和提升,根据需要提高功率。在电源模式下,芯片运行将紧紧地贴在电源使用的上限上,如果有必要的话,将会降低芯片性能。这在台式机芯片上是不可用的,因为在那里,功率限制相对较为宽松,并且受到冷却系统的限制。但是它在密集的服务器机架中是有价值的,在机房里,机架的总体功耗通常受到限制。

芯片电源管理还将努力检测某些工作负载模式,并相应地降低时钟速度。在工作负载中,对于一些导致后续空闲时间的工作活动,Epyc将在这些活动突发期间降低时钟速度。这将使活动完成花更长的时间,减少空闲时间。AMD认为这种行为可以达

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top