eFPGA摇身一变成“网红”，到底给市场带来哪些优势？

。它需要逻辑综合引擎、布局布线、DFT方法、时序引擎和其他。这些所有的工具链都需要参照IP 核定制。

有一个工具是必须的。

"先进的逻辑综合工具往往会在功耗和性能方面做很多优化，而FPGA的综合甚至比ASIC的综合更复杂。" OneSpin Solutions的市场VP David Kelf指出。

因此，我们必须仔细检查综合后的逻辑以保证它和前端设计者提供在RTL代码中描述的逻辑是一致的（译者注：即形式验证）。这就需要能够处理复杂时序优化的形式验证工具。

实际上，随着这些FPGA核进入ASIC，在FPGA上搭建设计原型会比较困难。因为ASIC所使用的核心一直在生产，这就使得FPGA设计的形式验证和ASIC本身的形式验证一样重要。

如果芯片的终端客户希望嵌入式FPGA还可以重新编程，那么复杂性就会大增。

生态系统是所有嵌入式FPGA供应商竞争最激烈的领域。

最初，他们关注的是SoC开发者的编程，这是因为工具链能提供。

"就像在编程语言里常做的事情一样，展开事情的能力和为这些功能搭建并行执行能够获得实质上的加速"。Achronix的Blake表示。

"今天，我们使用硬件描述语言（Verilog和VHDL）编程，我们也提供功能库，这些是可以提升的。随着语言为从软件到硬件转变而做的改进的出现，所有的事情也会改变。"

Menta公司的Dupret也同意这个观点。

"我们是基于标准的HDL，因此它是一个标准的FPGA flow。在数据中心或许需要一个更高级别的语言，同时能够区分那些程序是运行在CPU上，哪些是运行在FPGA上"。

现存的大部分高层级综合工具（High Level Synthesis, HLS）并不是聚焦在这些方面的应用。

"随着HLS的出现，以软件语言形式写程序，并将其转变成编译硬件，可带来很大的跨越。" Cadence的Durdan解析说。"随着机器学习和神经网络的出现，其应用范围变得越来越广。现在很多的相关部署并不是通过嵌入式方案完成，而是以在处理器旁边布置一个FPGA的方式实现。"

结论

这个市场还是非常年轻，且瞬息万变。

"我们现在正处在技术成本的临界点。"Blake表示，"在16nm的时候，你可以在一个SoC里集成有丰富功能的FPGA，来提升其性能。"Blake补充说。

但这并不是对每个厂商都适用。

"如果你对灵活性需求不高，或者说你不需要更改算法的功能，那么嵌入式FPGA就没价值了。"Dupret表示。"这种情况下选用一个标准的设计更有效率，但如果在密码学或神经网络上面，传统的CPU就不怎么够用了"。

我相信关于工具的怀疑是大家关注的重点。Mentor的Ramirez也表示，这并不是一朝一夕的事情。这是因为同时满足生产效率和软件执行的可用性是比较困难的。我们目前在关注现在的嵌入式FPGA对已确定的FPGA供应商的软件有多少事可以移植或集成。

而且永远存在另外一种可能性，那就是通过2.5D集成快速降低成本。随着FPGA供应商成为这个领域的技术领先者，他们一定会找出属于自己的方法，解决所有问题。