Synopsys扩大与ARM的合作，提供基于IC Compiler II的ArtisanPhysical Librar

解决方案以高品质实现领先工艺技术的最大效益

亮点：

·ARM和Synopsys合作提供针对Synopsys IC Compiler™ II布局布线系统的ARM® Artisan®标准单元、内存库和ARM POP™ IP支持

·通过合作，技术领先的合作伙伴能够使采用28 nm和16-/14 nm FinFET技术的主流ARM处理器实现最佳功耗、性能和面积

·9月14日于美国加州圣克拉拉万豪国际酒店举行的Synopsys IC Compiler II技术研讨会将展示ARM最新CPU--ARM Cortex®-A73应用IC Compiler II布局布线方面，所取得的进步

新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）日前宣布已与ARM展开合作，从而提供与Synopsys IC Compiler II布局布线系统兼容的Artisan标准单元、内存、ARM POP IP及内核硬化加速技术。IC Compiler II于2014年推出，是行业领先的解决方案，适用于所有工艺节点的高级物理设计，能够以最快设计速度提供优质成果（QoR）。ARM和Synopsys密切合作，确保IC Compiler II能够在采用16/14 nm及以下FinFET技术的最新高端ARM Cortex-A73 CPU等ARM处理器实现过程中，充分利用Artisan物理IP和ARM POP IP在功耗、性能和面积方面的优势。随着有关新兴10 nm和7 nm工艺节点各项工作的推进，该项合作可帮助那些使用IC Complier II的ARM移动IP应用者继续实现性能和能效的最大化，同时加快创新产品的上市。

ARM物理设计群组营销副总裁Ron Moore表示："领先的处理器利用硅技术方面取得的重大进步不断挑战速度和能效极限。由于预见到这种不断加剧的复杂性，ARM一直与Spnopsys密切合作，以面向IC Compiler II提供经过最佳优化的标准单元、逻辑和内存实例。在我们的测试中，组合解决方案可实现FinFET工艺技术的全部优势，同时还展示了非凡的生产量。我们将继续与Synopsys在10 nm和7 nm设计实现方面展开合作。"

IC Compiler II采用多项创新技术，使其适用于高性能、低功耗的ARM处理器物理实现，为移动应用带来多种性能、功耗选项。高新能library开发、高效的早期数据处理，以及根据data flow自动芯片布局原型设计，高度准确地制定初步设计决策。行业首款物理分析综合引擎、绕线层分配，以及时钟门控单元插入等创新优化技术引导物理设计工程师明确地向着频率目标前进，同时保持较低的总负时序裕量（TNS）影响。快速参数片上变量分析（POCV）、基于全局布线的净估算，以及量产标准的时延计算可确保实现最优关联，减少ECO工作量。最后，先进的逻辑重构、静态和动态总功耗优化，和数据路径和时钟路径的同时优化技术可以大大减少面积和功耗，同时确保时序收敛。

Synopsys设计群组营销副总裁Bijan Kiani表示："自上市以来，IC Compiler II在客户中引起了巨大反响，并且已经在大量高级硅应用中实施了数千案例"。我们与ARM在ArtisanPhysical Libary和ARM POP IP方面的合作，同时ARM处理器能够确保我们共同客户能够实现最佳性能和良率，同时提高设计人员的工作效率，加快产品上市。"

可用性

面向采用领先的FinFET铸造工艺节点的IC Compiler II的Artisan物理IP和 ARM POP IP支持现已可用。如需了解更多信息，请联系您的ARM合作伙伴经理。