深入分析：究竟要多少内核才完美？(二)

接上文《深入分析：究竟要多少内核才完美？（一）》

成本方程

FPGA厂商可以让成本效益迅速增长的原因之一就是FPGA是系统化的。对于大部分SoC厂商，特别是无晶圆厂商来说，它们的商业架构是完全不同的。FPGA在设计的每个层面都回馈效率，通常是指单个组件或模块。多年来这阻碍了FD-SOI工艺的采用，并延缓了扇出和2.5D封装技术的采用，而在很多公司都开始寻找替代方案的背景下，迈向下一代工艺节点就显得异常痛苦。

至于2.5D技术，目前只有三星和SK海力士实现了商业化进程中的突破，即HBM-2。各家公司都曾表示，经济规模将遵循相同的的路径。由于性能/效率的原因，2.5D技术已经凭借内插件的性能效益首先在网络设备和服务器领域流行开来，并且据说最近在广泛的市场中得到大幅的增长。

当2.5D封装成为主流，许多早期出现的担忧也浮出水面。3D-IC也存在同样的问题，但事实证明相比2.5D和扇出式要少得多。因为在过去的数年中，代工厂和OSATs不断的让内核变得更细薄。而更大的问题是，在这些内核封装在一起之前如何识别和修复潜在的问题。eSilicon的Isaacson曾表示，测试方法已经开始应用于2.5D，然而行业中仍然没有在网络设备和服务器芯片领域之外大批量生产这种封装，所以在封装中集成调试功能就显得愈发重要。

设计团队同样需要理解那些架构的物理效应，"首要问题就是热效应。" 来自Ansys 网站服务器业务部应用工程高级总监Arvind Shanmugavel表示，"挑战是如何仿真热反应以及如何模型化2.5D接口的电气特性。你需要在单个封装的整个系统上进行模型化和仿真。"

但是我们需要建模的对象也正在发生变化。随着功耗、性能和成本都融合在一个封装内，软件部分也被更密集的集成，它们之间的权衡也在发生着重大的变化。

相关性以及内存因素

在过去，几乎所有关于多核处理器的讨论都会包含相关性。为了保持所有内核和处理单元的同步，内存必须要不断更新。而现在，也已经不再是一个简单的议题。随着设计变得越来越复杂，以及核数、存储类型越来越多，已经形成了三个新的选项：

不相关。内核之间可以不对称并独立运行。 有限的相关性。有些内核是相关的，有些则不是。 系统级的相关性。有关相关性的讨论已经从CPU内存转向了整体系统。将CPU、GPU和FPGA进行组合使用，这在高性能运算中非常重要。

目前为止尚不明确的是，在新的封装技术正式推出之前，这些转变将如何影响未来。

"如果你看下异构的计算模式"，Sonics首席技术官Drew Wingard表示，"所有单元都需要缓存的相关性。你可以迁移部分的程序，但是它们仍然需要与其他部分相关。与此同时，全局的缓存相关性的能源成本已经太高，这可能需要多个存取检索数据。而如果没有高速缓存，加速器就无法正常工作。这会导致内存遇到瓶颈。"

同时，新封装的推出带来了内核和内存使用的不同选项。据个例子，通过微突起以及一个更高密度的内存架构，一个可以跑2GHz的内核可以实现两倍的运行速度，而功耗仅仅是在后台加密/解密运行的不对称独立内核的一小部分。

但这些变化不仅仅是2.5D或扇出式封装。内核与常见的内存架构互联，无论采用哪种封装，都可以在系统中添加一些弹性单元。这是一种全新的方式，即将内核连接在一起，作为系统的一部分，而不是仅仅做个无用的冗余。

"在未来，你会看到更多不同的内核可适用软件，" Arteris公司营销副总裁Kurt Shuler表示，"它们之间可以互相交流，但都一般只能控制系统的一部分。就像在人类的大脑中有视觉、听觉和嗅觉，如果气味部分出现了问题，其他感官会帮助来代替。"

内存架构同样可以发挥重要的作用。目前的主要方法是使用片上SRAM、片外存储器。但是不同的封装选项加上不同的内存架构，便可以改变方程。

"你当然可以平衡好它们，" Rambus公司方案营销总裁Steven Woo表示，"你可以为一个处理器聚集多个内存，这样整个系统中就可以使用更少的处理器。这时你观察数据中心，CPU被占用了10%，这意味着你可以使用1/10的CPU个数以及同样的内存容量。"

这个公式同样适用于SoC或2.5D封装。"内核的数量增长速度已经超过内存的自然增长速度，" Steven Woo称，"当内核连接过多的内存，有时候又要"忍饥挨饿"，这些都会带来麻烦。我们在多核处理中会看到这种情况，因为没有足够的内存容量，内核常常处于闲置状态。"

把这一问题上升到抽象层面，所有的部分都需要在系统层面观察。在这一层面，最大的问题就是通信。开发了多核编译器的Silexica公司首席执行官Maximilian Odendahl表示，"多核编译器可以